【免费】Lab3-Cache实验常见疑问1资源-CSDN文库

需积分: 0 143 浏览量 2022-08-08 20:09:02 上传评论收藏 113KB DOCX 举报

资源详情

资源评论

资源推荐

Cache 实验常见疑问：

问：无论进行快速排序，还是矩阵乘法，最终的主存（mem.sv 模块里的 ram_cell 变量）里

的数据都与正确结果整体上是相同的，但会略有差异，是为什么？

答：因为是写回策略的 cache，所以最终会有一些数据还在 cache 中未写入主存。属于正常

现象。但如果你的 cache 写错了，那么快速排序和矩阵乘法的结果就会很离谱。在检查实验

时，助教主要通过第一阶段 cache_tb.sv （即脱离 CPU 的 cache 检验）去判断你的 cache 的

正确性。

问：Cache 实验都检查什么内容

答：阶段 1 的 cache_tb 必须正确通过，然后需要向助教展示你所写的 cache 代码，讲解你

的思路，包括但不限于如何在原有基础上加并行 TAG 比较、如何实现 LRU 和 FIFO 换出策略。

阶段 2 的分值不高，只需要展示你所写的 LRU 和 FIFO 策略的 cache 能够跑通快速排序和矩

阵乘法就行，对于快速排序来说，跑通的结果应该是主存中的数据变成有序的。对于矩阵

乘法来说，跑通的结果应该是主存中的数据与注释中的数据相同。当然，因为有些数据在

cache 中还未写入主存，所以允许有一些不同。

问：如何写 cache 实验的报告

Cache 实验报告在 cache 实验中占很大的分值比重。因为 Cache 实验是相对于 CPU 流水线设

计而言是开放的，重点在权衡性能和面积的体会，而 Cache 本身的实现只是前提。阶段二

所提供的快速排序和矩阵乘法的 benchmark 就是用来在实验报告中进行实验分析的，也鼓

励自己编写更多的汇编 benchmark 进行测试。在做实验时，修改 Cache 的参数，体会 cache

size、组相连度、替换策略针对不同程序的优化效果，以及策略改变带来的电路面积的变化。

针对不同程序，权衡性能和电路面积给出一个较优的 cache 参数和策略。注意，需要权衡性

能和电路面积。

其中“性能”参数使用运行仿真时的时钟周期数量进行评估。“资源占用”参数使用 vivado

给出的综合报告进行评估。在写报告时，不能仅仅进行理论分析，实验报告中需要给出实

验结果（例如仿真波形的截图、vivado 综合报告等）。

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余1页未读，立即下载

评论0

内容反馈

网络小精灵

粉丝: 25
资源: 335

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip