1.修改Vivado第三方编辑器及Verliog语法环境1

本教程主要针对FPGA开发的新手，旨在降低学习FPGA的门槛并提升开发效率，同时引入更高级的概念，如五级流水线、神经网络和深度学习加速在异构SOC中的应用。教程的目标不仅在于教授Vivado环境和IDE的使用技巧，还希望通过实践提升学生的系统设计能力，让他们能够理解和实现复杂的硬件架构，比如流水线和超标量处理器。此外，教程的长远目标是融合组成原理、操作系统、编译原理和计算机网络四门核心课程，培养全面的软硬件理解能力，使学生能设计出自己的CPU并运行自定义的操作系统。 在FPGA开发过程中，Vivado的IDE往往不够友好，尤其是在语法错误检测和代码提示方面。为了改善这一情况，教程推荐使用第三方编辑器，如Sublime Text，并提供了设置步骤： 1. 在Vivado中选择“Tools”->“Settings”->“Text Editor”。 2. 选择“Custom Editor”，然后设置编辑器的路径，例如Sublime Text的路径：C:/Program Files/Sublime Text 3/sublime_text.exe [file name]:[line number]。 3. 设置完成后点击“OK”并应用更改，然后在Vivado的Source窗口中选择一个文件测试设置，双击文件会用Sublime Text打开。 4. 对于Verilog语言的支持，需要安装Package Control（通过Ctrl+Shift+P快捷键），未安装的可以参考相关教程链接安装。 5. 安装Package Control后，通过Ctrl+Shift+P输入“Install”并回车，接着输入“Verilog”查找相关插件。 6. 在列出的选项中，选择SystemVerilog，因为它是更适合现代FPGA开发的版本。 7. 安装完成后，通过View->Syntax选择SystemVerilog，以获得更好的Verilog编程体验。 通过以上步骤，开发者可以使用更强大的Sublime Text作为Vivado的文本编辑器，并享受到SystemVerilog提供的强大语法支持，从而更高效地编写Verilog代码。这样的配置对于初学者来说，有助于提升编程效率，减少错误，同时为学习更高级的FPGA设计和系统集成打下坚实基础。