没有合适的资源?快使用搜索试试~ 我知道了~
计算机组成原理课后答案(唐朔飞第二版)1
需积分: 0 1 下载量 190 浏览量
2022-08-03
14:39:32
上传
评论
收藏 1.67MB PDF 举报
温馨提示
试读
60页
第一章 计算机系统概论1. 什么是计算机系统、计算机硬件和计算机软件?硬件和软件哪个更重要?解:P3计算机系统:由计算机硬件系统和软件系统组成的综合体。计算机硬
资源详情
资源评论
资源推荐
第一章 计算机系统概论
1. 什么是计算机系统、计算机硬件和计算机软件?硬件和软件哪个更重要?
解:P3
计算机系统:由计算机硬件系统和软件系统组成的综合体。
计算机硬件:指计算机中的电子线路和物理装置。
计算机软件:计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存,缺一不可,因此同样重要。
5. 冯•诺依曼计算机的特点是什么?
解:冯•诺依曼计算机的特点是:P8
⚫ 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成;
⚫ 指令和数据以同同等地位存放于存储器内,并可以按地址访问;
⚫ 指令和数据均用二进制表示;
⚫ 指令由操作码、地址码两大部分组成,操作码用来表示操作的性质,地址码用来表示操
作数在存储器中的位置;
⚫ 指令在存储器中顺序存放,通常自动顺序取出执行;
⚫ 机器以运算器为中心(原始冯•诺依曼机)。
7. 解释下列概念:
主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、
机器字长、指令字长。
解:P9-10
主机:是计算机硬件的主体部分,由 CPU 和主存储器 MM 合成为主机。
CPU:中央处理器,是计算机硬件的核心部件,由运算器和控制器组成;(早期的运算器和
控制器不在同一芯片上,现在的 CPU 内除含有运算器和控制器外还集成了 CACHE)。
主存:计算机中存放正在运行的程序和数据的存储器,为计算机的主要工作存储器,可随
机存取;由存储体、各种逻辑部件及控制电路组成。
存储单元:可存放一个机器字并具有特定存储地址的存储单位。
存储元件:存储一位二进制信息的物理元件,是存储器中最小的存储单位,又叫存储基元
或存储元,不能单独存取。
存储字:一个存储单元所存二进制代码的逻辑单位。
存储字长:一个存储单元所存二进制代码的位数。
存储容量:存储器中可存二进制代码的总量;(通常主、辅存容量分开描述)。
机器字长:指 CPU 一次能处理的二进制数据的位数,通常与 CPU 的寄存器位数有关。
指令字长:一条指令的二进制代码位数。
8. 解释下列英文缩写的中文含义:
CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS
解:全面的回答应分英文全称、中文名、功能三部分。
CPU:Central Processing Unit,中央处理机(器),是计算机硬件的核心部件,主要由运
算器和控制器组成。
PC:Program Counter,程序计数器,其功能是存放当前欲执行指令的地址,并可自动计数
形成下一条指令地址。
IR:Instruction Register,指令寄存器,其功能是存放当前正在执行的指令。
CU:Control Unit,控制单元(部件),为控制器的核心部件,其功能是产生微操作命令序
列。
ALU:Arithmetic Logic Unit,算术逻辑运算单元,为运算器的核心部件,其功能是进行
算术、逻辑运算。
ACC:Accumulator,累加器,是运算器中既能存放运算前的操作数,又能存放运算结果的
寄存器。
MQ:Multiplier-Quotient Register,乘商寄存器,乘法运算时存放乘数、除法时存放商
的寄存器。
X:此字母没有专指的缩写含义,可以用作任一部件名,在此表示操作数寄存器,即运算器
中工作寄存器之一,用来存放操作数;
MAR:Memory Address Register,存储器地址寄存器,在主存中用来存放欲访问的存储单
元的地址。
MDR:Memory Data Register,存储器数据缓冲寄存器,在主存中用来存放从某单元读出、
或要写入某存储单元的数据。
I/O:Input/Output equipment,输入/输出设备,为输入设备和输出设备的总称,用于计
算机内部和外界信息的转换与传送。
MIPS:Million Instruction Per Second,每秒执行百万条指令数,为计算机运算速度指
标的一种计量单位。
9. 画出主机框图,分别以存数指令“STA M”和加法指令“ADD M”( M 均为主存地址)为例,在
图中按序标出完成该指令(包括取指令阶段)的信息流程(如→①)。假设主存容量为 256M*32
位,在指令字长、存储字长、机器字长相等的条件下,指出图中各寄存器的位数。
解:主机框图如 P13 图 1.11 所示。
(1)STA M 指令:PC→MAR,MAR→MM,MM→MDR,MDR→IR,
OP(IR) →CU,Ad(IR) →MAR,ACC→MDR,MAR→MM,WR
(2)ADD M 指令:PC→MAR,MAR→MM,MM→MDR,MDR→IR,
OP(IR) →CU,Ad(IR) →MAR,RD,MM→MDR,MDR→X,ADD,ALU→ACC,
ACC→MDR,WR
假设主存容量 256M*32 位,在指令字长、存储字长、机器字长相等的条件下,ACC、X、IR、
MDR 寄存器均为 32 位,PC 和 MAR 寄存器均为 28 位。
10. 指令和数据都存于存储器中,计算机如何区分它们?
解:计算机区分指令和数据有以下 2 种方法:
⚫ 通过不同的时间段来区分指令和数据,即在取指令阶段(或取指微程序)取出的为指令,
在执行指令阶段(或相应微程序)取出的即为数据。
⚫ 通过地址来源区分,由 PC 提供存储单元地址的取出的是指令,由指令地址码部分提供
存储单元地址的取出的是操作数。
第 2 章 计算机的发展及应用
1. 通常计算机的更新换代以什么为依据?
答:P22
主要以组成计算机基本电路的元器件为依据,如电子管、晶体管、集成电路等。
2. 举例说明专用计算机和通用计算机的区别。
答:按照计算机的效率、速度、价格和运行的经济性和实用性可以将计算机划分为通用计算机和
专用计算机。通用计算机适应性强,但牺牲了效率、速度和经济性,而专用计算机是最有效、最
经济和最快的计算机,但适应性很差。例如个人电脑和计算器。
第 3 章 系统总线
1. 什么是总线?总线传输有何特点?为了减轻总线负载,总线上的部件应具备什么特点?
答:P41.总线是多个部件共享的传输部件。
总线传输的特点是:某一时刻只能有一路信息在总线上传输,即分时使用。
为了减轻总线负载,总线上的部件应通过三态驱动缓冲电路与总线连通。
4. 为什么要设置总线判优控制?常见的集中式总线控制有几种?各有何特点?哪种方式响应时
间最快?哪种方式对电路故障最敏感?
答:总线判优控制解决多个部件同时申请总线时的使用权分配问题;
常见的集中式总线控制有三种:链式查询、计数器定时查询、独立请求;
特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器定时查询方式优先级
设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式速度最快,但硬件器件用量
大,连线多,成本较高。
5. 解释下列概念:总线宽度、总线带宽、总线复用、总线的主设备(或主模块)、总线的从设备
(或从模块)、总线的传输周期和总线的通信控制。
答:P46。
总线宽度:通常指数据总线的根数;
总线带宽:总线的数据传输率,指单位时间内总线上传输数据的位数;
总线复用:指同一条信号线可以分时传输不同的信号。
总线的主设备(主模块):指一次总线传输期间,拥有总线控制权的设备(模块);
总线的从设备(从模块):指一次总线传输期间,配合主设备完成数据传输的设备(模块),
它只能被动接受主设备发来的命令;
总线的传输周期:指总线完成一次完整而可靠的传输所需时间;
总线的通信控制:指总线传送过程中双方的时间配合方式。
6. 试比较同步通信和异步通信。
答:同步通信:指由统一时钟控制的通信,控制方式简单,灵活性差,当系统中各部件工作速度
差异较大时,总线工作效率明显下降。适合于速度差别不大的场合。
异步通信:指没有统一时钟控制的通信,部件间采用应答方式进行联系,控制方式较同步复
杂,灵活性高,当系统中各部件工作速度差异较大时,有利于提高总线工作效率。
8. 为什么说半同步通信同时保留了同步通信和异步通信的特点?
答:半 同步通信既能像同步通信那样由统一时钟控制,又能像异步通信那样允许传输时间不一致,
因此工作效率介于两者之间。
10. 为什么要设置总线标准?你知道目前流行的总线标准有哪些?什么叫 plug and play?哪些
总线有这一特点?
答:总线标准的设置主要解决不同厂家各类模块化产品的兼容问题;
目前流行的总线标准有:ISA、EISA、PCI 等;
plug and play:即插即用,EISA、PCI 等具有此功能。
11. 画一个具有双向传输功能的总线逻辑图。
答:在总线的两端分别配置三态门,就可以使总线具有双向传输功能。
a0
a1
an bn
b1
b0
a至b b至a
12. 设数据总线上接有 A、B、C、D 四个寄存器,要求选用合适的 74 系列芯片,完成下列逻辑设
计:
(1) 设计一个电路,在同一时间实现 D→A、D→B 和 D→C 寄存器间的传送;
(2) 设计一个电路,实现下列操作:
T0 时刻完成 D→总线;
T1 时刻完成总线→A;
T2 时刻完成 A→总线;
T3 时刻完成总线→B。
解:(1)由 T 打开三态门将 D 寄存器中的内容送至总线 bus,由 cp 脉冲同时将总线上的数据打
入到 A、B、C 寄存器中。 T 和 cp 的时间关系如图(1)所示。
A B C
cp脉冲
总线bus
三态门
D
T
T
cp
图(1)
(2)三态门 1 受 T0+T1 控制,以确保 T0 时刻 D→总线,以及 T1 时刻总线→接收门 1→A。
三态门 2 受 T2+T3 控制,以确保 T2 时刻 A→总线,以及 T3 时刻总线→接收门 2→B。T0、T1、
T2、T3 波形图如图(2)所示。
图(2)
3.14 设总线的时钟频率为 8MHz,一个总线周期等于一个时钟周期。如果一个总线周期中并行
传送 16 位数据,试问总线的带宽是多少?
解;总线宽度 = 16 位/8 =2B 总线带宽 = 8MHz×2B =16MB/s
3.15 在一个 32 位的总线系统中,总线的时钟频率为 66MHz,假设总线最短传输周期为 4 个时
钟周期,试计算总线的最大数据传输率。若想提高数据传输率,可采取什么措施?
解法 1: 总线宽度 =32 位/8 =4B 时钟周期 =1/ 66MHz =0.015µs
总线最短传输周期 =0.015µs×4 =0.06µs
总线最大数据传输率 = 4B/0.06µs =66.67MB/s
剩余59页未读,继续阅读
白绍伟
- 粉丝: 13
- 资源: 287
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0