没有合适的资源?快使用搜索试试~ 我知道了~
AMPAK_Module_Design_Guideline(设计指导)__V1.01
需积分: 0 2 下载量 125 浏览量
2022-08-03
14:52:16
上传
评论
收藏 712KB PDF 举报
温馨提示
试读
11页
AMPAK Module Design Guideline 设计指导RF佈线设计指导线设计指导RF佈线设计指导线设计指导RF布线的宽设计需考到线段的阻抗值。(右
资源详情
资源评论
资源推荐
www.ampak.com.twwww.ampak.com.tw
AMPAK Module Design Guideline 设计指导
1
RFRF
佈佈
线设计指导线设计指导
RFRF
佈佈
线设计指导线设计指导
RF布线的宽度设计需考量到线段的阻抗
值
。
其阻抗值需设计至
50
欧姆附近
。
(
右
值
其阻抗值需设计至
50
欧姆附近
(
右
图为模拟RF布线阻抗的软体画面)
RF布线越长,能量损失越大,因此在RF
布线设计时
,
路径越短越好
。
RF布线上,不能有分支情况发生,如右
图所示。
RF布线若有遇到需转向时,不可用转角
的方式转向,需用弧形的方式使走线转向,
如右图所示。
RF布线下方需有一片完整的金属铺铜作为
RF
讯号的参考地
其板子佈線結構參考設
走线
不正确的
RFlayout
正確的
RF layout
RF
讯号的参考地
,
其板子佈線結構參考設
計如下圖所示。
RF
走线
不可分支
不可有转角
不可分支
RF
走线
2
不可有转角
硬件设计指导(一)硬件设计指导(一)
请注意搭配晶振所使用到的电
请注意搭配晶振所使用到的电
容之容值大小(C26,C27),,
若是采用26MHz,CL=16pF的
晶振所搭配的外部匹配电容值
需为22pF。
晶振规格,需注意以下条件
1
F
Tl
/
Ground
不可有
断层
1
.
F
requency
T
o
l
erance < +
/
‐
20ppm
2. ESR<60 歐姆
3.
26
MHz
晶振內部
CL
值需選
断层
X’tal
底
下不可
3.
26
MHz
晶振內部
CL
值需選
用16pF,
供应商窗口: 北京办事处,
肖
音
il
@h i
下不可
有走线
肖
音
Emai
l
: xy@
h
osonic.com
+8613693345123, +8618601005439
东莞/深圳区业务
SDIO
布线长度
需等长
+8613825735735
连接HOST AP 端与模块端之
SDIO
布线需等长及平行
。
另外
,
SDIO trace
HOST
CPU
3
SDIO
布线需等长及平行
。
另外
,
SDIO布线须避免靠近电源布线
或CLK布线。
剩余10页未读,继续阅读
赶路的稻草人
- 粉丝: 24
- 资源: 330
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0