《数字电路与数字系统实验》实验报告
第
3 次实验: 4-2 编码器及 8-3 优先编码器的实现
O. 预习部分
可以采用硬件描述语言来实现2-4译码器电路。表2-1是一个带有使能端
的2 - 4译码器的代码:
表2-1:2-4译码器代码
module decode24(x,en,y);
input [1:0]x;
input en;
output
reg [3:0]y;
always
@(x or
en)
begin
case (x)
2'd0:y=4'b0001;
2'd1:y=4'b0010;
2'd2:y=4'b0100;
2'd3:y=4'b1000;
endcase
end
else y =4'b0000;
endmodule
表2-2:2-4译码器测试代码
timescale 10
ns/1 ps
module test_decode24();
reg [1:0]x;
reg en;
wire [3:0]yi
decode24 i1(
·x(x),
initial
if(en)