系统架构-stm32f4xx中文参考手册

2.1 系统架构 主系统由 32 位多层 AHB 总线矩阵构成，可实现以下部分的互连： ● 八条主控总线： — Cortex™-M4F 内核 I 总线、D 总线和 S 总线 — DMA1 存储器总线 — DMA2 存储器总线 — DMA2 外设总线 — 以太网 DMA 总线 — USB OTG HS DMA 总线 ● 七条被控总线： — 内部 Flash ICode 总线 — 内部 Flash DCode 总线 — 主要内部 SRAM1 (112 KB) — 辅助内部 SRAM2 (16 KB) — 辅助内部 SRAM3 (64 KB)（仅适用于 STM32F42xxx 和 STM32F43xxx 器件） — AHB1 外设（包括 AHB-APB 总线桥和 APB 外设） — AHB2 外设 — FSMC 借助总线矩阵，可以实现主控总线到被控总线的访问，这样即使在多个高速外设同时运行期 间，系统也可以实现并发访问和高效运行。此架构如图 1 和图 2 所示。 注意： 64 KB CCM（内核耦合存储器）数据 RAM 不属于总线矩阵（请参见图 1：STM32F405xx/07xx 和 STM32F415xx/17xx 器件的系统架构和图 2：STM32F42xxx 和 STM32F43xxx 器件的系统 架构）。只能通过 CPU 对其进行访问。