Linux/Unix环境下的make和makefile详解
无论是在Linux还是在Unix环境中，make都是个非常重要的编译命令。不管是自己进行项目研发还是安装应用软件，我们都经常要用到make或make install。利用make工具，我们能将大型的研发项目分解成为多个更易于管理的模块，对于一个包括几百个源文件的应用程式，使用make和makefile工具就能简洁明快地理顺各个源文件之间纷繁复杂的相互关系。而且如此多的源文件，如果每次都要键入gcc命令进行编译的话，那对程式员来说简直就是一场灾难。而make工具则可自动完成编译工作，并且能只对程式员在上次编译后修改过的部分进行编译。因此，有效的利用make和makefile工具能大大提高项目研发的效率。同时掌控make和makefile之后，你也不会再面对着Linux下的应用软件手足无措了。
但令人遗憾的是，在许多讲述Linux应用的书籍上都没有周详介绍这个功能强大但又非常复杂的编译工具。在这里我就向大家周详介绍一下make及其描述文件makefile。
Makefile文件
Make工具最主要也是最基本的功能就是通过makefile文件来描述源程式之间的相互关系并自动维护编译工作。而makefile 文件需要按照某种语法进行编写，文件中需要说明怎么编译各个源文件并连接生成可执行文件，并需求定义源文件之间的依赖关系。makefile 文件是许多编译器--包括 视窗系统 NT 下的编译器--维护编译信息的常用方法，只是在集成研发环境中，用户通过友好的界面修改 makefile 文件而已。
在 UNIX 系统中，习惯使用 Makefile 作为 makfile 文件。如果要使用其他文件作为 makefile，则可利用类似下面的 make 命令选项指定 makefile 文件：
$ make -f Makefile.debug
例如，一个名为prog的程式由三个C源文件filea.c、fileb.c和filec.c及库文件LS编译生成，这三个文件还分别包含自己的头文件a.h 、b.h和c.h。通常情况下，C编译器将会输出三个目标文件filea.o、fileb.o和filec.o。假设filea.c和fileb.c都要声明用到一个名为defs的文件，但filec.c不用。即在filea.c和fileb.c里都有这样的声明：
#include "defs"
那么下面的文件就描述了这些文件之间的相互联系:
---------------------------------------------------------
#It is a example for describing makefile
prog : filea.o fileb.o filec.o
cc filea.o fileb.o filec.o -LS -o prog
filea.o : filea.c a.h defs
cc -c filea.c
fileb.o : fileb.c b.h defs
cc -c fileb.c
filec.o : filec.c c.h
cc -c filec.c
----------------------------------------------------------
这个描述文件就是个简单的makefile文件。
从上面的例子注意到，第一个字符为 # 的行为注释行。第一个非注释行指定prog由三个目标文件filea.o、fileb.o和filec.o链接生成。第三行描述了怎么从prog所依赖的文件建立可执行文件。接下来的4、6、8行分别指定三个目标文件，及他们所依赖的.c和.h文件及defs文件。而5、7、9行则指定了怎么从目标所依赖的文件建立目标。
当filea.c或a.h文件在编译之后又被修改，则 make 工具可自动重新编译filea.o，如果在前后两次编译之间，filea.C 和a.h 均没有被修改，而且 test.o 还存在的话，就没有必要重新编译。这种依赖关系在多源文件的程式编译中尤其重要。通过这种依赖关系的定义，make 工具可避免许多不必要的编译工作。当然，利用 Shell 脚本也能达到自动编译的效果，不过，Shell 脚本将全部编译所有源文件，包括哪些不必要重新编译的源文件，而 make 工具则可根据目标上一次编译的时间和目标所依赖的源文件的更新时间而自动判断应当编译哪个源文件。
Makefile文件作为一种描述文件一般需要包含以下内容:
◆ 宏定义
◆ 源文件之间的相互依赖关系
◆ 可执行的命令
Makefile中允许使用简单的宏指代源文件及其相关编译信息，在Linux中也称宏为变量。在引用宏时只需在变量前加$符号，但值得注意的是，如果变量名的长度超过一个字符，在引用时就必须加圆括号（）。
下面都是有效的宏引用：
