没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
RS编码-伽罗华域乘法器设计——verilog
RS编码-伽罗华域乘法器设计——verilog
共2个文件
v:2个
伽罗华域
5星
· 超过95%的资源
需积分: 50
97 下载量
58 浏览量
2009-11-17
16:31:36
上传
评论
5
收藏
2KB
RAR
举报
温馨提示
立即下载
verilog源程序,两种伽罗华域乘法器实现的源代码。
资源推荐
资源详情
资源评论
异步FIFO 伪随机序列 伽罗华域GF(q)乘法器 积分梳状滤波器(CIC)等Verilog实例程序代码合集(9例).zip
浏览:168
5星 · 资源好评率100%
异步FIFO 伪随机序列 伽罗华域GF(q)乘法器 积分梳状滤波器(CIC)等Verilog实例程序代码合集(9例): CORDIC数字计算机的设计 RS(204,188)译码器的设计 伪随机序列应用设计 伽罗华域GF(q)乘法器设计 常用乘法器设计 常用加法器设计 异步FIFO设计 积分梳状滤波器(CIC)设计 除法器设计 // FIFO顶层模块 module async_fifo (rdat
rs编码verilog实现
浏览:134
4星 · 用户满意度95%
用verilog实现rs码 reed_solomon.v rs_testbench.v
RS编解码VERILOG实现
浏览:171
RS 编码器,译码器,主要采用FPGA来实现软件使用verilog语言,从原理到硬件的实现,进行了功能仿真 以及板上调试,验证正确
伽罗华域乘法器的FPGA实现
浏览:74
代码实现了伽罗域的乘法器 支持2^3计算 对于实现RS编码很有用
有限域乘法器设计代码
浏览:105
有限域乘法器设计Verilog代码,简单明了,8进制乘法器。
有限域乘法器,Verilog代码
浏览:171
实现128位有限域乘法器,可以直接运行
matlab实现伽罗华域上常系数乘法器
浏览:33
5星 · 资源好评率100%
matlab实现伽罗华域(2^8)上乘法器,适用RS(255,223)和RS(255,239)编码,一个系数为常数,另一个系数为变量,可以直接得到相乘的结果,本原多项式为x^8+x^4+x^3+x^2+1
采用verilog实现的有限域GF(28)弱对偶基乘法器设计-综合文档
浏览:30
采用verilog实现的有限域GF(28)弱对偶基乘法器设计
定时器设计——Verilog代码及仿真实例.pdf
浏览:133
定时器设计——Verilog代码及仿真实例.pdf
verilog 4位乘法器
浏览:149
Verilog 4位乘法器设计实现4位二进制数的乘法运算
用Verilog实现阵列乘法器
浏览:19
3星 · 编辑精心推荐
用Verilog实现阵列乘法器,采用的是流水线的做法
8-3优先级编码器(两个文件).txt
浏览:21
5星 · 资源好评率100%
8-3优先编码器verilog语言设计源文件及8-3优先编码器约束文件module encoder_pri_8(x,y)
RS编码器verilog仿真实现
浏览:94
4星 · 用户满意度95%
RS编码器 verilog 仿真功能实现
GF(2^3)RS(6,4)编码器verilog设计
浏览:68
伽罗华域GF(2^3)上的RS(6,4)编码器verilog设计,可下到板子上,chipscope可采集数据。
RS编码器的Verilog HDL程序实现
浏览:56
3星 · 编辑精心推荐
RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码,由于其出众的纠错能力,被广泛地应用于各种差错控制系统中,以满足对数据传输通道可靠性的要求。
8位乘法器,用verilog语言编写
浏览:129
4星 · 用户满意度95%
用verilog语言编写的8位乘法器,完成了8位二进制的整数乘法,供大家参考
RS(255,247)编码解码器Verilog源代码
浏览:97
RS(255,247),RS编码器,RS解码器 Verilog源代码。纠错能力不大于4个错误。
verilog实例程序代码
浏览:48
4星 · 用户满意度95%
verilog实例程序代码 第15章 常用加法器设计 第16章 常用乘法器设计 第17章 伽罗华域GF(q)乘法器设计 第18章 除法器设计 第19章 积分梳状滤波器(CIC)设计 第20章 CORDIC数字计算机的设计
verilog编写一个符合IEEE标准的32位单精度乘法器
浏览:53
使用verilog实现了设计了一个符合IEEE标准的32位单精度浮点数乘法器,并使用Modelsim进行仿真。
电子设计大赛——Verilog与FPGA.ppt
浏览:17
电子设计大赛——Verilog与FPGA.ppt该文档详细且完整,值得借鉴下载使用,欢迎下载使用,有问题可以第一时间联系作者~
Verilog四位并行乘法器
浏览:170
5星 · 资源好评率100%
4位并行乘法器的电路设计与仿真 1. 实现4位并行乘法器的电路设计; 2. 带异步清零端; 3. 输出为8位; 4. 单个门延迟设为5 ns。
verilog 乘法器代码
浏览:121
5星 · 资源好评率100%
fpga verilog 16位有符号数乘法器,
vtr-verilog-to-routing:Verilog 到路由——用于 FPGA 研究的开源 CAD 流程
浏览:147
Verilog-to-Routing (VTR) 项目是一项全球性的合作项目,旨在为进行 FPGA 架构和 CAD 研究和开发提供一个开源框架。 VTR 设计流程将数字电路的 Verilog 描述和目标 FPGA 架构的描述作为输入。 然后执行: 精制与...
旋转编码器verilog程序
浏览:93
4星 · 用户满意度95%
module rotencoder(A,B,clk,reset,output8,lock,cs); input clk,A,B,reset,lock,cs; output[7:0] output8; reg[15:0] count; reg[15:0] out_lock; reg[7:0] output_8; reg A1,B1,A2,B2,cs1,cs2; always@(posedge c
RS编码verilog代码与参考文章
浏览:101
用于RS编码的原理与实现,内含多篇高价值文章与原理说明,另有实用参考代码
JW-Computer-Principles-Design-Verilog
浏览:116
verilog设计讲义 JW-Computer-Principles-Design-Verilog.pdf JW-Computer-Principles-Design-Verilog.pdf JW-Computer-Principles-Design-Verilog.pdf
NC-Verilog仿真详解.pdf
浏览:89
NC-Verilog仿真详解.pdfNC-Verilog仿真详解.pdfNC-Verilog仿真详解.pdfNC-Verilog仿真详解.pdfNC-Verilog仿真详解.pdfNC-Verilog仿真详解.pdfNC-Verilog仿真详解.pdfNC-Verilog仿真详解.pdfNC-Verilog仿真详解.pdf
收起资源包目录
_GF_multiple.rar
(2个子文件)
伽罗华域乘法器设计_GF_multiple
ff_const_mul.v
1KB
ff_mul.v
2KB
共 2 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
thefutureisour
2015-06-23
有一定的参考价值
silenceluo
2013-11-07
有一定的价值 推荐下载
kevin_sunk
2015-03-02
仔细看过,基本还算不错,值得下载
wayne_lwy
粉丝: 1
资源:
3
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
hnu计算机系统作业-计算机系统基础课程大作业.zip
树莓派app.apk
C++的基于同态加密技术的匿名电子投票系统源码.zip
SW建模格式图.zip
HYD1-rev8B -液压库培训(中文).pdf
AMESim新手应如何使用自带帮助文档.pdf
Amesim入门基本操作.pdf
AMESim热气动库资料.pdf
车用驱动电机技术发展.pptx
PID控制及在汽车上的应用.ppt
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功