FPGA复位技术探讨

1 概述

FPGA 复位非常重要，但往往被设计者忽视。本文讨论不正确的复位造成的设计问题，以及如

何设计一个正确的复位逻辑。

2 参考文档

1、《 Advanced FPGA Design Architecture, Implementation, and Optimization》Steve Kilts。

2、《 Advanced Digital Design with the Verilog HDL》 Michael D. Ciletti。

3 同步和异步复位

3.1 异步复位

rst_n,

dataout);

/******************************************/

input datain;

input clk, rst_n;

output dataout;

reg dataout;

/******************************************/

always @(posedge clk or negedge rst_n)

if(!rst_n)

上面触发器的代码比较常见。但如果模块的边界代表 FPGA 的边界时，情况将变的复杂。如图