针对TIDM64XL1D缓存结构的算法优化

本文描述了TI DM642 L1D的硬件结构和运行规则，以及与L1D相关的阻塞发生的条件和避免这些阻塞的方法，并通过一个实例介绍了在算法优化中，内存布局与L1D运行调度之间的关系，以及由此引起的算法性能的差异。TI的C6000系列DSP和达芬奇的CACHE缓存机制与DM642比较相似，可以依此类推。