Modelsim6.0使用教程

Modelsim 6.0 使用教程

1. Modelsim 简介

Modelsim 仿真工具是 Model 公司开发的。它支持 Verilog、VHDL 以及他们的混合仿真，

它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序

执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在 Dataflow 窗口查看某一单

元或模块的输入输出的连续变化等，比 quartus 自带的仿真器功能强大的多，是目前业界最

通用的仿真器之一。

对于初学者，modelsim 自带的教程是一个很好的选择，在 Help->SE PDF

Documentation->Tutorial 里面.它从简单到复杂、从低级到高级详细地讲述了 modelsim 的

⑴． 解压安装工具包开始安装，安装时选择 Full product 安装。当出现 Install

Hardware Security Key Driver 时选择否。当出现 Add Modelsim To Path 选

择是。出现 Modelsim License Wizard 时选择 Close。

⑵． 在 C 盘根目录新建一个文件夹 flexlm，用 Keygen 产生一个 License.dat,然后

复制到该文件夹下。

⑶． 修改系统的环境变量。右键点击桌面我的电脑图标，属性->高级->环境变量->

（系统变量）新建。按下图所示内容填写，变量值内如果已经有别的路径了，

请用“；”将其与要填的路径分开。LM_LICENSE_FILE = c:lexlm\license.dat

1

电路门延迟与线延迟，主要是验证电路与理想情况是否一致。可综合 FPGA 代码是用 RTL 级

代码语言描述的，其输入为 RTL 级代码与 Testbench.

3.2 后仿真

后仿真也称为时序仿真或者布局布线后仿真，是指电路已经映射到特定的工艺环境以

后，综合考虑电路的路径延迟与门延迟的影响，验证电路能否在一定时序条件下满足设计构

想的过程，是否存在时序违规。其输入文件为从布局布线结果中抽象出来的门级网表、

延迟，还包括实际布线延迟，能较好地反映芯片的实际工作情况。一般来说后仿真是必选的，

检查设计时序与实际的 FPGA 运行情况是否一致，确保设计的可靠性和稳定性。

3.3 Modelsim 仿真的基本步骤

2

件所要调用的资源，这样的资源可能有很多，它们被放在不同的资源库内。例如想要对综合

在 cyclone 芯片中的设计做后仿真，就需要有一个名为 cyclone_ver 的资源库。

映射库用于将已经预编译好的文件所在的目录映射为一个 modelsim 可识别的库，库内

的文件应该是已经编译过的，在 Workspace 窗口内展开该库应该能看见这些文件，如果是没

有编译过的文件在库内是看不见的。

3

vmap work work

/* 映射的逻辑名称 存放的物理路径 */

如果要删除某库，只需选中该库名，点右键选择 Delete 即可。

要 modelsim 用到的路径名或文件名中使用汉字，因为 modelsim 可能无法识别汉字而导致莫

名其妙的错误。

3.3.2 编写与编译测试文件

在编写 Testbench 之前最好先将要仿真的目标文件编译到工作库中，点

4