IP核挂载到PowerPC405的PLB总线上.doc

【知识点详解】 本文主要介绍的是如何将一个IP核（真随机数发生器TRNG）挂载到PowerPC405处理器的外围总线（Peripheral Bus，简称PLB）上，这是嵌入式系统设计中的一个重要步骤，涉及到硬件描述语言（HDL）、IP核集成、系统级设计以及地址空间配置等多个方面。 1. **IP核开发与挂载**： - 在IP核开发阶段，使用ISE（Integrated Synthesis Environment）工具创建一个新的IP核项目，这里以真随机数发生器TRNG为例。开发者通常会编写VHDL或Verilog代码来描述IP核的功能，如`RNG.vhd`和`user_logic.vhd`，前者定义了从PLB总线角度来看的从设备行为，后者则包含了具体IP核的内部逻辑。 - IP核挂载到PLB总线的过程是在EDK（Embedded Development Kit）环境中进行的。通过"Create or import peripheral"功能导入已有的IP核，并指定相关的源文件和网表文件。选择合适的总线接口（如PLBV46 slave）和参数，确保IP核与总线之间的通信协议匹配。 2. **地址空间配置**： - IP核被挂载到PLB总线后，需要分配一个地址空间，以便PowerPC处理器可以通过总线寻址访问该IP核。在EDK环境中，可以设定IP核的地址大小，例如设置TRNG的地址大小为0x1000，这样处理器就能够通过特定的地址读取随机数。 3. **系统构建**： - 使用EDK的Base System Builder Wizard可以快速生成基础的系统配置，包括处理器、内存和其他必要的IO设备。对于PowerPC405，它包含了一个100MHz的处理器，调试接口，FPGA JTAG，XPS UARTLITE（115200波特率）以及64KB的XPS BRAM IF CNTLR内存控制器。 4. **调试与验证**： - 在IP核挂载并配置完成后，通常会使用ChipScope等逻辑分析工具进行硬件验证，确保IP核与PLB总线之间的通信正确无误。 5. **开发环境与工具**： - 开发环境：使用的是EDK 10.1，ISE 10.1，ChipScope 10.1，以及运行在Windows XP SP3的操作系统。 - 辅助工具：MindManager用于绘制流程图，帮助整理和规划设计步骤。 通过上述步骤，开发者可以成功地将一个自定义的IP核集成到基于PowerPC405的嵌入式系统中，使其能够通过PLB总线与其他系统组件交互，从而实现特定的功能，如本例中的随机数生成。这种知识和经验对于进行复杂的嵌入式系统设计和定制至关重要。