iv Contents
AMD 64-Bit Technology 24593—Rev. 3.09—September 2003
2.2 Memory Model. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Memory Addressing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Page Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Segmentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
2.3 Protection Checks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.4 Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
General-Purpose Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
128-Bit Media Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Flags Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Instruction Pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Stack Pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Control Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Debug Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Extended Feature Register (EFER) . . . . . . . . . . . . . . . . . . . . 37
Memory Type Range Registers (MTRRs) . . . . . . . . . . . . . . . . 37
Other Model-Specific Registers (MSRs) . . . . . . . . . . . . . . . . . 37
2.5 Instruction Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
REX Prefixes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Segment-Override Prefixes in 64-Bit Mode. . . . . . . . . . . . . . . 38
Operands and Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Address Calculations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Instructions that Reference RSP . . . . . . . . . . . . . . . . . . . . . . . 39
Branches . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
NOP Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Single-Byte INC and DEC Instructions . . . . . . . . . . . . . . . . . . 43
MOVSXD Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Invalid Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
FXSAVE and FXRSTOR Instructions . . . . . . . . . . . . . . . . . . . 45
2.6 Interrupts and Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Interrupt Descriptor Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Stack Frame Pushes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Stack Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
IRET Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Task-Priority Register (CR8) . . . . . . . . . . . . . . . . . . . . . . . . . . 49
New Exception Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
2.7 Hardware Task Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
2.8 Long-Mode vs. Legacy-Mode Differences . . . . . . . . . . . . . . . . 50
3 System Resources. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
3.1 System-Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
CR0 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
CR2 and CR3 Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
CR4 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
CR1 and CR5–CR7 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 64
64-Bit-Mode Extended Control Registers . . . . . . . . . . . . . . . . 64
CR8 (Task Priority Register, TPR). . . . . . . . . . . . . . . . . . . . . . 64
RFLAGS Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Extended Feature Enable Register (EFER) . . . . . . . . . . . . . . 69
