ADC 连续模式采样浮空引脚问题
前言
本篇讨论了一个由 ADC 连续模式下采样浮空引脚出现的问题,分析了其原因。
问题:
某用户使用 F0 产品进行设计。在使用 ADC 采样时,发现当工作于连续模式时,即使外部信号为零时,
依然采到一个数值,近似 1/2VDD(此处 Vref+和 VDD 接在一起)。
相关部分原理图如下。
分析:
分析上图,可知当跟随器输出为高时,D9 导通,IO 上处于固定的电平;当跟随器输出为 0 时,由于
D9 的存在 IO 口实际处于 Floating 状态。此时,采样此通道上电压似乎应当是一个不确定的值才对。
在应用笔记 AN2834 中,有一个关于 ADC 的图:
评论1
最新资源