数字时钟设计/数电设计报告_数字时钟设计设计报告资源-CSDN文库

数字时钟设计

需积分: 15 84 浏览量 2015-09-20 12:33:30 上传评论 2 收藏 954KB DOC 举报

资源推荐

资源详情

资源评论

数电设计

一、课程设计题目

要求：1）由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准

的秒脉冲。

2）秒计数器满 60 向分计数器进位，分计数器满 60 向小时计数器进位，小时计

数器按“12 翻 1”规律计数，计数器经译码器送到显示器。

3）计数出现误差可用校时电路进行校时、校分、校秒。

4) 具有可整点报时功能。

扩展要求：5）具有定时闹钟的功能。

二、总体设计

（1）数字钟的组成框图

数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期

为 12 小时，显示满刻度为 12 时 59 分 59 秒，应具有计时、校时、报时、闹钟、

显示等基本功能。它主要由振荡器、分频器、计数器、译码器、显示器、校时

电路、报时电路、可定时的闹钟电路、蜂鸣器电路九部分组成。

图 1. 多功能数字钟的组成框图

（2）工作原理

振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，然后经过分频

器输出标准脉冲。秒计数器计满 60 后向分计数器进位，分计数器计满 60 后向

小时计数器进位，小时计数器按照“12 翻 1”规律计数。计数器的输出经译码器

送显示器。计时出现误差时，可以用校时电路校时、校分。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般

用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”

采用 60 进制计数器，每累计 60 秒发出一个“分脉冲”信号，该信号被送到“分计

数器”。“分计数器”采用 60 进制计数器，每累计 60 分发出一个“时脉冲”信号，该

信号将被送到“时计数器”。“时计数器”采用 12 进制计数器。

译码显示电路将“时”“分”“秒”计数器的输出状态送到七段显示译码器译码，

通过七位共阴 LED 七段显示器显示出来。

整点报时电路根据计时系统的输出状态产生一脉冲信号，然后去触发蜂鸣

器电路实现报时。

可调闹钟电路根据同或门的一端输入去限定另一端输入的电平，从而达到

可调闹钟的可调。

蜂鸣器采用三极管驱动，并有检测 LED 灯。

（3）各组成部分介绍

a. 晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的 32768HZ 的方波信号，

可保证数字钟的走时准确及稳定。此外还有一校正电容可以对温度进行补偿，

以提高频率准确度和稳定度，可保证数字钟的走时准确及稳定。

b. 分频器电路

分频器电路将 32768HZ 的高频方波信号经 15 次分频后得到 1HZ 的方波信

号供秒计数器进行计数。分频器实际上也是计时器，为此电路输送 1 秒脉冲。

c. 计数器电路

计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时

十位计数器电路构成。有了时间标准“秒”信号后，就可以根据 60 秒为 1 分、60

分为 1 时、12 小时为半天的计数周期，分别组成两个 60 进制、一个 12 进制的

计数器。将这些计数器适当连接，就可以构成秒、分、时的计数，实现计数功

能。

d. 译码显示电路

译码显示电路是将数字钟的计时状态直观清晰地反映出来。在译码显示电

路输出信号的驱动下，显示出清晰的、直观的数字符号。译码显示电路将计数

器输出的 8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工

作提供足够的工作电流。

e. 校时电路

实际的数字钟电路由于秒信号的精确性和稳定性不可能做到绝对精准，加

之电路上的其他原因，数字钟会产生走时误差的现象。因此电路中应有校时功

能的电路。

f. 报时电路

当数字钟的“分”和“秒”计数器到 59 分 54 秒时，驱动音响电路，6 秒内自动

发出 6 声鸣叫，且前五声低（512HZ），最后一声高（ 1024HZ），正好整点报

时。

g. 可调闹钟电路

通过同或门的逻辑特性，一端接拨码开关的上端，拨码开关的下端接地，

上端通过电阻接 5V 高电平，当拨码开关接通时，同或门的输入一端为低电平，

想要输出为高电平（也就是 1）时，那么同或门的另一端就要为低电平，同或

门的另一端是与计数器的输出端相接的，这样就达到了限定计数器的端口电平

剩余12页未读，继续阅读

内容反馈

艾唇

粉丝: 0
资源: 2

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip