没有合适的资源？快使用搜索试试~ 我知道了~

文库首页课程资源专业指导异步时序逻辑电路

异步时序逻辑电路

逻辑电路

需积分: 49 5 下载量 14 浏览量 2013-11-22 01:06:47 上传评论收藏 1.51MB PPT 举报

温馨提示

试读

33页

数字逻辑的第六章异步时序逻辑电路PPT，6.2 脉冲异步时序电路 6.2.2 脉冲异步时序逻辑电路的分析图文详解

资源推荐

资源详情

资源评论

第

章异步时序逻辑电路

特点：

•

电路中没有统一的时钟信号，外部信号变化直接改变电

路的状态；

•

各存储元件的状态变化时刻和状态维持时间不一定相同，

且可能出现非稳定状态；

•

对变化过程均有一定的约束。

分类（根据电路结构和输入信号形式）：

•

脉冲异步时序逻辑电路：存储电路由触发器（钟控或非钟

控）组成，电路输入信号为脉冲信号。

•

电平异步时序逻辑电路：存储电路由延迟元件组成，通过延

迟加反馈实现记忆功能，输入信号为电平信号。

•

根据电路输出是否与输入直接相关：

Mealy 型和 Moore 型

6.2 脉冲异步时序电路

为保证电路可靠工作，输入信号必须满足以下约束条件：

① 输入脉冲的宽度，必须保证触发器可靠翻转；

② 输入脉冲的间隔，必须保证前一个脉冲引起的电路相应

完全结束后，后一个脉冲才能到来；

③ 不允许两个或两个以上输入端同时出现脉冲。

因为客观上多个信号是不可能完全同步的，在没有

时钟脉冲同步的情况下，由不可预知的时间延迟造成的

微小时差，可能导致电路产生错误的状态转移。

6.2.2 脉冲异步时序逻辑电路的分析

步骤和同步电路相同，区别在于：

① 当存储元件为钟控触发器时，应将时钟端作为激励函

数处理。分析时应特别注意触发器时钟端何时有脉冲作

用，仅当时钟端有脉冲作用时，才根据触发器的输入确

定状态转移方向，否则，触发器状态不变。若采用非钟

控触发器，则应注意输入端的脉冲信号；

② 由于只允许一个输入端出现脉冲，且输入端无脉冲出

现时，电路状态不会变化，因此分析时只需考虑各自单

独出现脉冲的 n 种情况，而不像同步电路要考虑 2

中情况。

例如：有 3 个输入端，“ 1” 表示有脉冲出现，则有四种

取值 000 ， 001 ， 010 ， 100 。分析时只需考虑后三

种。

例 1 ：试分析图中所示的时序逻辑电路

CPQ

≥ 1

该电路为异步时序逻辑电路。具体分析如下：

（ 1 ）写出各逻辑方程式。

① 时钟方程：

=CP （时钟脉冲源的上升沿触发。）

（当 FF

的 Q

由 0→1 时， Q

才可能改变状态。）

② 输出方程：

③ 各触发器的驱动方程：

（ 2 ）求各触发器的次态方程：

QDQ 



QDQ





（ CP 由 0→1 时此式有

效）

（ Q

由 0→1 时此式有效）

CPQ

≥ 1

QQQQZ 

QD 

剩余32页未读，继续阅读

评论收藏

内容反馈

资源评论

资源反馈

评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~

许巧人

粉丝: 0
资源: 1

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

异步时序逻辑电路

异步时序逻辑电路例题

数电异步时序逻辑电路

异步时序逻辑电路分析与设计

异步时序逻辑电路.zip

异步时序逻辑电路的设计,数字电路实验,华中科技大学

时序逻辑电路

6.2异步时序逻辑电路的分析.pptx

6.2异步时序逻辑电路的分析.pdf

第四章 时序逻辑电路.pdf

第五模块：时序逻辑电路

shuziluoji.rar_ shuziluoji_异步电路_数字逻辑_时序电路_集成电路

verilog 跑表时序逻辑电路，通过按钮控制及数字显示，有时分秒显示，可以清零、开始和暂停

时序逻辑电路复习

第6章 时序逻辑电路

时序逻辑电路分析与设计

数字电子技术：ch06-1 时序逻辑电路的基本概念.ppt

数字系统设计：第四章 时序逻辑电路.ppt

触发器和时序逻辑电路

同步时序逻辑电路

最新资源

第四章时序逻辑电路.pdf

第6章时序逻辑电路

数字系统设计：第四章时序逻辑电路.ppt