下载 >  课程资源 >  3G/移动开发 > 用块RAM实现卷积交织解交织

用块RAM实现卷积交织解交织 评分:

用块RAM实现卷积交织解交织,fpga的实现有很大指导意义
2013-11-14 上传大小:80KB
想读
分享
收藏 举报

评论 共3条

qq_38109729 这你要积分,我的天,我刚刚在另一个地方看完
2018-03-29
回复
fyliuzju 可以参考参考
2014-08-16
回复
xheng920101 讲的比较详细,比较实用,可以给人很好的理解。
2014-04-23
回复
DVB-S卷积交织器verilog工程代码

该压缩包包括:基于Xilinx公司的Vivado 2016.4开发软件设计的DVB-S卷积交织器工程代码,包含FPGA工程及运行仿真;该代码设计巧妙,占用资源相对较少,在相应的更高版本的软件都可运行代码,该压缩包供所需的朋友借鉴和参考。

立即下载
交织交织

用于信道编码中交织叫交织 包括72位的和120位的

立即下载
通信中的交织编码及其MATLAB仿真

描述了:卷积妈在通信系统中对抗突发错误信道的作用,

立即下载
交织与解交织的FPGA实现

交织与解交织的FPGA实现 介绍了数据通信中抗突发连串错码而采用交织和解交织技术。对利用实现交织器和解交织器中读写地址的产生方法进行了比较和深入的探讨。结合现场可编程门阵列器件的特点, 基于技术, 实现了按位的交织和解交织器。该交织器和交织器模块己成功地应用于某专用数字系统。

立即下载
交织与解交织的算法研究及FPGA实现

交织与解交织的算法研究及FPGA实现 交织与解交织的算法研究及FPGA实现 交织与解交织的算法研究及FPGA实现 交织与解交织的算法研究及FPGA实现 交织与解交织的算法研究及FPGA实现

立即下载
有关交织器的matlab程序

这事情我自己写的一个关于通信当中交织器的matlab程序,用起来还行!

立即下载
交织交织vhdl代码

用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入,按列读出的方法实现。主要包括:信源信号产生(20位的m序列),交织器,解交织器。为实现流水线的操作,采用了两个交织器和两个解交织器,当一个写入数据的时候,另一个读出数据

立即下载
交织器verilog编程

解交织器verilog编程,包括读写模块、控制器模块等

立即下载
循环交织、解交织

循环交织、解交织。交织时按列写入,按行读出。解交织则相反。

立即下载
前向纠错编码FEC方案中的卷积交织的FPGA实现

介绍了信道编码中所采用的前向纠错编码(FEC)方案中的重要技术——卷积交织器和解交织器的原理,并在 此基础上提出了基于FPGA的卷积交织器的设计方案。文中对卷积交织器设计的关键部分,即读写地址的产生方法进行了详细 分析,给出了一种新的地址计算方法,并通过对FPGA内部EAB资源的双口RAM的存储单元的读写操作的合理控制,实现了卷积 交织。该设计具有实现简单、占硬件资源少等优点。

立即下载
Turbo码S随机交织器的实现.pdf

Turbo码S随机交织器的实现

立即下载
VHDL实现交织

1024字节进行交织深度为4的交织代码,仿真没问题

立即下载
解码器解交织矩阵的硬件实现

解码器解交织矩阵的硬件实现 :本文介绍了一种数字通信中的交织、解交织器方案,并着重介绍了3GPP 建议标准用于TD-SCDMA系 统的Turbo 解码器解交织矩阵的高效低功耗硬件实现。

立即下载
交织技术的FPGA实现

该篇文章详细的介绍了卷积交织编码技术研究在FPGA上的应用与实现,对于研究交织技术有着重要的参考意义

立即下载
多通道时间交织ADC的原理

多通道时间交织ADC的原理介绍及时间交织中存在的不匹配问题分析。

立即下载
基于FPGA的交织技术实现

该篇文章详细的介绍了卷积交织编码技术研究在FPGA上的应用与实现,对于研究交织技术有着重要的参考意义

立即下载
基于QPP交织器的turbo编码译码器

使用C编写的基于QPP交织器的turbo编码及译码器。编码器出来的结果没有经过调制直接通过高斯白噪声信道(加入随机噪声),译码后的结果与编码前结果相同。开发环境是visual studio2010.

立即下载
8*8交织器代码VHDL

用VHDL编写的交织器代码,ram通过调用ip核实现,并且有testbench 部分代码: waddress_gen: process(wclk) begin if(wclk'event and wclk='1')then if(wenable='1')then if(startflg='0')then waddress<="000000"; startflg<='1'; elsif(waddress<"111111")then

立即下载
通信系统中串行数据交织器的设计

基于硬件描述语言(verilogHDL)和FPGA的串行数据交织器设计,包含实验代码、仿真及报告

立即下载
7*7块交织

用VHDL语言实现7*7的块交织器,是课程作业,有效代码,可以直接仿真

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

用块RAM实现卷积交织解交织

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
12 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: