驱动时序的研究

### 驱动时序的研究及其CPLD实现的关键知识点 #### 一、TDICCD技术概述 **TDICCD（Time Delay Integration Charge Coupled Device）**是一种特殊类型的线阵CCD，它通过在同一物体上进行多次曝光并采用延时积分的方式增强了光能的收集能力。这种技术的主要优势包括： - **低噪声**：减少了图像处理过程中的随机噪声。 - **高灵敏度**：能够捕捉微弱光源。 - **高量子效益**：提高了光子捕获效率。 - **高分辨率**：提供更清晰的图像细节。 - **线性度好**：确保图像信号与输入光强呈线性关系。 - **动态范围大**：能够适应较宽范围的光照条件。 #### 二、IL-E2型TDICCD芯片结构及时序要求 ##### 芯片结构 IL-E2型TDICCD是DALSA公司生产的一款高性能传感器。该芯片具有以下特点： - **数据输出率**：最高可达20MHz。 - **动态范围**：超过1600:1。 - **TDI级数可调**：支持6、12、24、48、96级可调。 - **曝光像敏单元**：每级包含2048个有效曝光像敏单元，尺寸为13μm×13μm。 - **结构组成**：包括成像区、读出位移寄存器及放大读出输出电路。 ##### 工作时序 IL-E2型TDICCD的工作时序可以分为光积分和信号电荷转移两大部分： 1. **光积分阶段**：当转移时钟TCK为低时，成像区域的像敏元对物体进行曝光，并与上级转移电荷累加。 2. **信号电荷转移阶段**：当转移时钟TCK为高时，四相成像时钟(CI1、CI2、CI3、CI4)驱动光生电荷在TDI级之间转移，并将第1级的光生电荷转移到读出位移寄存器中。 #### 三、基于CPLD的驱动电路设计 ##### CPLD技术简介 **CPLD（Complex Programmable Logic Device）**是一种高度灵活的可编程逻辑器件，具有以下优点： - **高集成性**：能够在一个芯片内集成复杂的数字逻辑电路。 - **低成本**：相比ASIC等其他方案成本更低。 - **开发周期短**：易于编程和修改，缩短产品上市时间。 - **可移植性好**：易于移植到其他项目中。 ##### 设计方案 为了满足IL-E2型TDICCD的技术要求，采用CPLD设计了一个合理的驱动电路： - **硬件描述语言**：使用Verilog HDL来描述驱动时序逻辑。 - **软件工具**：采用Quartus II 7.0软件进行设计和仿真。 - **驱动时序发生器**：通过CPLD编程生成时序驱动发生器，确保TDICCD能够清晰成像。 #### 四、驱动时序逻辑的设计 ##### Verilog HDL代码实现 在Quartus II 7.0环境下，利用Verilog HDL编写驱动时序逻辑代码，具体实现包括但不限于： - **转移时钟(TCK)**：定义转移时钟信号，用于控制信号电荷的转移。 - **四相成像时钟(CI1~CI4)**：设计四相时钟信号，以确保信号电荷在TDI级间的高效转移。 - **读出时钟(CR1、CR2)**：用于控制读出位移寄存器将信号电荷读出至放大读出电路。 - **读出重置时钟(RST)**：用于重置读出电路，准备接收下一个信号电荷。 - **延迟积分级数选择时钟(CSS6、CSS12、CSS24、CSS48)**：用于选择不同的TDI级数，根据实际应用需求调整积分时间。 #### 五、实验验证与结论 通过实验验证，基于CPLD的驱动时序发生器能够使TDICCD清晰成像。这表明该设计方案是可行且有效的。此外，相比于传统的专用集成电路(IC)驱动方案，CPLD驱动方案具备更高的灵活性和成本效益，有助于TDICCD相机技术向着高速、小型化、智能化和大众化的方向发展。