没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
system Verilog及 hdl高级设计技巧
system Verilog及 hdl高级设计技巧
需积分: 9
9 下载量
107 浏览量
2013-11-16
17:11:52
上传
评论
收藏
1.76MB
PPT
举报
温馨提示
立即下载
SV 的综合及技巧,主要针对综合,而不是验证
资源推荐
资源评论
Verilog HDL 高级数字设计课件 + 源码
浏览:144
5星 · 资源好评率100%
this Document is inclued a High Design Document for Verilog HDL and Source Code.
Verilog-HDL.rar_digital design_hdl_verilog_verilog hdl_课件
浏览:181
Verilog-HDL数字系统设计课件Verilog-HDL digital system design courseware
System Verilog与verilog的对比
浏览:133
system verilog与verilog的区别,也讲了开发时的注意事项
VerilogHDL数字系统设计
浏览:154
在众多的HDL中,VHDL(Very High Speed Integrated Circuit HDL)和Verilog HDL凭借自身的优势,最终成为业界进行数字电路设计的标准硬件描述语言。两种语言都有自己大量的使用者。其中Verilog HDL在美国、日本以及...
Example-8-1.rar_asic_fpga_system verilog_芯片 hdl
浏览:39
我的观点是Verilog和VHDL对于高手而言各有利弊,Verilog感觉更适合于RTL(寄存器传输级)的描述,而VHDL更适于System级的建模。 但是初学者强烈建议学习Verilog,更容易入手些,但是学习过程中一定要注意下面一点,...
Verilog HDL 运算符 优先级
浏览:6
5星 · 资源好评率100%
夏宇闻 verilog 书中讲的运算符优先级不全,这里给出了较全的版本。
verilog hdl description
浏览:55
Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外,Verilog HDL语言提供了编程...
多功能电子钟的Verilog设计
浏览:160
5星 · 资源好评率100%
通过应用Verilog HDL对多功能电子钟的设计,达到对Verilog HDL的理解,同时对CPLD器件进行简要了解。 本文的研究内容包括: 对Altera公司Flex 10K系列的EPF10K 10简要介绍,Altera公司软件Max+plusⅡ简要介绍和应用...
hdl.rar_system verilog_systemverilog
浏览:80
对 VHDL Verilog 和Systemverilog的详细对比,对与初学者十分有益!
cdma.rar_CDMA FPGA_cdma_cdma fpga_cdma vhdl_system verilog
浏览:104
codes for fpga implementation of cdma system using verilog hdl.
Verilog HDL设计信号频率测量模块FPGA设计Quartus工程文件.zip
浏览:90
5星 · 资源好评率100%
Verilog HDL设计信号频率测量模块FPGA设计Quartus工程文件 ,等精度频率计模块,测量被测信号频率,FPGA型号Cyclone4E系列中的EP4CE10F17C8,Quartus版本18.0。 module top_cymometer( //system clock input sys_...
Digital Computer Arithmetic Datapath Design Using Verilog HDL
浏览:103
5星 · 资源好评率100%
The role of arithmetic in datapath design in VLSI design ...help the digital system designer maximize their efficiently. Unfortunately, this may lead to problems when implementing particular datapaths
verilog_IEEE官方标准手册-2005_IEEE_P1364.rar_ieee 2005_verilog 手册_veri
浏览:189
5星 · 资源好评率100%
verilog_IEEE官方标准手册-2005_IEEE_P1364
用system verilog 实现在basys3上的数字钟实验代码文件
浏览:37
3星 · 编辑精心推荐
用vivado编写的数字钟实验代码文件,功能包括时钟,闹钟,正计时,倒计时等功能,亲测可以在basys3板子上跑起来,代码上有错误不可避免,希望这些代码能够在大家完成数字钟实验的时候帮助到大家,起到一个参考的作用
VerilogHDL总结
浏览:170
5星 · 资源好评率100%
VerilogHDL是一种硬件描述语言,其中HDL则是HardwareDescriptionLanguage的缩写。因此,利用Verilog编写的程序最终会通过工具转换为具体的电路模块。此外,利用Verilog编写的模型可以是实际电路的不同级别的抽象,...
Verilog_HDL模型(门级_RTL级_算法级_系统级)
浏览:197
5星 · 资源好评率100%
Verilog模型可以是实际电路不同级别的抽象。所谓不同的抽象级别,实际上是指同一个物理电路,可以在不同的层次上用Verilog语言来描述它,如果只从行为和功能的角度来描述某一电路模块,就称为行为模块;如果从电路...
Verilog digital system design tutorial
浏览:2
5星 · 资源好评率100%
本教程就是讲解如何利用 Verilog 硬件描述语言来设计和验证这样一个复杂的数字系统的方法。介绍复杂数字系统的概念、用途和几个有关的基本问题做一些说明。
Verilog HDL 按位逻辑运算符
浏览:36
下表显示对于不同按位逻辑运算符按位操作的结果: 图7 按位逻辑运算符真值表例如,假定, 2004-08-16 版权所有,侵权必究第24页,共41页 绝密Verilog HDL 入门教程请输入文档编号 A = 'b0110;B = 'b0100; 那么:A B ...
verilog设计2倍频
浏览:186
用verilog HDL语言通过两种方法实现设计2倍频 用verilog HDL语言通过两种方法实现设计2倍频
串口助手工具合集.zip
浏览:120
5星 · 资源好评率100%
收集整理常用的一些串口工具,比如串口波形显示,modbus协议调试,串口多条发送等各种功能软件。
OLED显示温度和时间-STM32F103C8T6(完整程序工程+原理图+相关资料).zip
浏览:168
5星 · 资源好评率100%
OLED 屏幕显示时间,温度。时间可以校准,屏幕通过取模,可以显示汉字。
Vivado license 永久
浏览:102
4星 · 用户满意度95%
2018.3测试可用,各种IP超级齐全,测试了srio可用,Jesd等IP均显示正常,理论上所有版本应该都支持,大家下来看看。
STM32全系列 Keil MDK pack包(当前最新离线包)
浏览:62
5星 · 资源好评率100%
STM32全系列 Keil MDK pack离线包 注:由于上传大小限制,除了F0和F1的包,其他的提供链接通过百度云下载。 包括以下包,当前最新版本(20200115) Keil.STM32F0xx_DFP.2.0.0.pack Keil.STM32F1xx_DFP.2.3.0.pack Keil.STM32F2xx_DFP.2.9.0.pack Keil.STM32F3xx_DFP
张飞硬件1~20部+笔记完整版百度网盘链接.txt
浏览:126
张飞硬件1~20部视频+笔记完整版
STM32HAL库+RS485+串口+定时器+Modbus协议(主机+从机测试)
浏览:76
5星 · 资源好评率100%
STM32+RS485+MODBUS协议主机-从机代妈 共包含3部分测试(每一部分需单独测试) 1-主机读取从机数据测试 2-主机向从机的一个寄存器中写入数据 3-本设备作为从机使用,作为从机时地址为0x02
AD Type C 封装库 6Pin 24Pin分享(带3D视图)
浏览:65
5星 · 资源好评率100%
介绍链接:https://blog.csdn.net/XiaoYuHaoAiMin/article/details/104171690 某宝有卖的6Pin 24Pin TypeC 接口AD封装库,包括3D视图,6Pin我做过一个东西的,自己画的,24Pin的来自互联网,技术有限,可能不提供支持!
I2C主机及从机Verilog代码实现.zip
浏览:91
5星 · 资源好评率100%
该代码为功能复杂一点的I2C代码,适合有一定Verilog编程基础的朋友(包含测试代码)。具体特征如下: 支持I2C主机读写、I2C从机读写 支持Hs、F/S模式 支持分频系数可配 支持读写连续帧 从机被主机读时,若从机数据没准备好,可进入等待状态,同时拉低SCL,直到slave的txfifo有数据写入 从机被写入数据时,若slave的rxfifo满时,可进入等待状态,直到rxfifo的数据被读出
TDMS转EXCEL官方插件
浏览:58
5星 · 资源好评率100%
TDMS转EXCEL
计算机组成与设计硬件软件接口risc-v中文.pdf
浏览:34
计算机组成与设计硬件软件接口risc-v中文版
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
u011124906
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
旅行商问题:探索最优路径的数学之旅.pdf
IMG_7463.jpg
C语言文件读写操作代码详解.pdf
基于python开发的IT固定资产管理系统+源码(毕业设计&课程设计&项目开发)
斗音评论区关键词私信.apk
Linux常用命令大全.pdf
plantuml======资源
基于java开发的密码解锁APP,包含手势密码解锁+指纹密码解锁+源码+项目界面展示(毕业设计&课程设计&项目开发)
基于单片机的智能窗帘设计
基于STM32F103C8T6+LCD1602+MCP6S28的8通道模拟可编程增益放大器Proteus仿真
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功