《XpressRICH-AXI for PCIe 3.0参考手册》是PLDA公司发布的一份详细的技术文档，主要关注PCI Express（PCIe）协议的实现。这份文档的版本为2.3.7，更新于2020年7月24日，包含了对PCIe 3.0规范的控制器IP的深入描述。
PCIe是一种高速接口标准，用于连接计算机系统的外部设备，如显卡、网卡等。XpressRICH-AXI是针对PCIe 3.0设计的控制器，它将AXI（Advanced eXtensible Interface）总线与PCIe协议相结合，提供了高效的通信机制。
在版本2.3.7中，增加了对TLP（Transaction Layer Packet）处理提示和AtomicOps的支持。TLP是PCIe协议中传输数据的基本单元，处理提示则能优化数据传输效率。AtomicOps是指原子操作，这是在多处理器系统中保证数据一致性的重要机制。此外，还添加了ATS（Address Translation Services）字段到AXI从属端用户信号中，以支持虚拟化和地址转换功能。
文档的更新还包括对SR-IOV（Single Root I/O Virtualization）的实现进行了改进。SR-IOV是一种技术，允许单个PCIe设备同时为多个虚拟机提供独立的I/O资源，提高了虚拟环境中的性能。
版本2.3.5引入了对128位PIPE宽度的支持以及64个物理功能的处理能力。PIPE通常指的是PCIe的物理接口，宽度的增加意味着更大的带宽。同时，该版本还更新了Flow Control Timeout在模拟模式下的值，确保了流量控制的准确性和可靠性，并增加了对不同链接配置的支持。
在版本2.3.0中，支持了256个待处理读取请求，这显著提升了并发处理能力。然而，取消了对G_DATA_PROT=1的支持，可能是因为这个选项不再符合最新的PCIe规范。此外，还新增了两个核心常量G_ORDRULES_DIS_FIX和G_ORDRULES_DIS，以及关于PCI-SIG合规性及TLP头内容的附录，以确保与PCI-SIG的标准保持一致。
自版本2.2.6以来，TEST_OUT_PCIE信号得到了更新，Flow Control Timeout值在模拟模式下被修正。后续的版本更新中，对TEST_OUT_BRIDGE和PCIE_PEX_ROOT_ACS寄存器进行了改进，加入了TL_LTSSM_ENABLE信号，以及应用特定区域的外部寄存器描述。
《XpressRICH-AXI for PCIe 3.0参考手册》详尽地介绍了如何利用AXI接口实现PCIe 3.0协议，涵盖了协议的最新特性和改进，对于理解和实现PCIe 3.0系统设计具有重要的指导价值。
