基于verilog的8b/10b编解码程序文件

编码部分可直接将8bit并行数据转换为10bit串行数据输出，具备空闲自动发送K码，解码部分直接接收串行输入，自动实现数据锁定以及时钟同步，可直接应用于项目开发，已经过实际测试，详细使用教程请参见附件说明文件。