verilog黄金参考指南中文版资源-CSDN文库

需积分: 10 41 浏览量 2015-02-12 14:02:04 上传评论收藏 526KB PDF 举报

### Verilog黄金参考指南知识点概览 #### 一、Verilog简介 **Verilog** 是一种硬件描述语言（Hardware Description Language, HDL），主要用于数字电路的设计与验证。它由GDA（Gateway Design Automation）公司在1984年开发，并于1995年成为IEEE标准（IEEE 1364）。Verilog具有丰富的特性和广泛的应用范围，能够描述从行为级到门级的各种抽象级别的数字逻辑系统。 #### 二、Verilog语言结构 1. **模块结构**：Verilog程序的基本单元是模块（Module）。一个模块可以定义为一个电路的抽象表示，包含输入/输出端口、内部信号和逻辑行为。模块是自包含的，并可以通过端口与其他模块交互。 - **端口**：端口用于连接外部信号，包括输入端口、输出端口和双向端口。 - **信号**：内部信号用于连接模块内的不同组件。 2. **语句**：Verilog支持多种类型的语句来描述电路的行为，包括但不限于： - **连续赋值语句**（Continuous Assignment Statement）：使用`assign`关键字定义信号间的连接关系。 - **过程块**（Procedural Block）：如`always`块，用于描述时序逻辑。 3. **数据类型**：Verilog支持多种数据类型，包括但不限于： - **线网类型**（Net Types）：如wire、tri等，用于表示信号线。 - **寄存器类型**（Register Types）：如reg，用于存储状态信息。 4. **控制结构**：Verilog提供了多种控制结构，包括但不限于： - `if-else`：条件分支结构。 - `for`/`while`：循环结构。 - `case`：多路选择结构。 5. **算术与逻辑运算**：Verilog支持各种算术和逻辑运算，包括加法、减法、乘法、逻辑与、逻辑或等。 6. **定时控制**：Verilog允许通过`#delay`等定时控制语句来模拟电路中的延迟。 7. **任务与函数**：Verilog支持定义可重用的任务（Task）和函数（Function），用于封装复杂操作。 8. **系统任务和函数**：Verilog提供了一系列内置的系统任务和函数，例如`$display`用于显示信息，`$finish`用于结束仿真。 9. **参数定义**：Verilog支持在模块级别定义常量和参数，便于修改设计参数。 10. **综合指令**：如`timescale`用于指定时间单位和精度，`define`用于定义宏。 #### 三、Verilog设计流程 1. **设计输入**：编写Verilog代码描述设计功能。 2. **仿真验证**：使用仿真工具验证设计的功能正确性。 3. **逻辑综合**：将高级描述转换为低级门级网表。 4. **布局布线**：确定电路元件的位置并连接它们。 5. **后仿真**：验证综合后的设计是否满足性能指标。 #### 四、常见Verilog关键词解释 1. **Always**：定义一个过程块，通常用于描述时序逻辑。 2. **Begin**：标记过程块的开始。 3. **Case**：实现多路选择逻辑。 4. **Defparam**：用于定义默认参数。 5. **Delay**：设置信号传播延迟。 6. **Error**：定义错误处理机制。 7. **Expression**：表示表达式或计算。 8. **For**：循环结构。 9. **Function**：定义可执行计算的函数。 10. **If**：条件分支结构。 11. **Initial**：定义初始条件或初始化代码。 12. **Instance**：模块实例化。 13. **Module**：基本的Verilog模块定义。 14. **Parameter**：定义常量。 15. **Port**：定义模块的输入输出端口。 16. **Process**：描述时序逻辑的过程赋值。 17. **Repeat**：重复执行一定次数的循环。 18. **Reserved Word**：Verilog语言中的保留关键字。 19. **Specify**：用于定义特定门的延迟特性。 20. **String**：表示字符串。 21. **Task**：定义可执行任务。 22. **While**：条件循环结构。 23. **Compiler Pseudo Directives**：编译器伪指令，如`timescale`。 24. **System Tasks and Functions**：系统内置的任务和函数。 #### 五、总结《Verilog黄金参考指南》是一本详尽的参考书籍，涵盖了Verilog语言的各个方面。通过对本书内容的深入理解，读者可以掌握Verilog的基础知识和高级特性，从而能够有效地进行数字电路的设计和验证工作。无论是初学者还是有经验的工程师，都可以从这本书中获得宝贵的知识和实践经验。

资源推荐

资源详情

资源评论

广州周立功单片机发展有限公司 Tel: (020)38730976 38730977 Fax:38730925 http://www.zlgmcu.com

- 1 -

Verilog®黄金参考指南

V1.0 1996 年 8 月

©版权 1996

Doulos 保留所有权力

本刊物的任何部分在得到 DOULOS 的书面许可前都不能通过包括电子

机械影印录像或其他任

何形式或任何方式复制

保存在搜索系统或发布在英国和北爱尔兰印刷

Verilog-XL

是商标 Verilog®是 Cadence Design System Inc 的注册商标

DOULOS

Church Hatch,

22 Market Place,

Ringwood.

Hampshire.

BH24 1AW

England.

Tel (+44) (0)1425 471223

Fax (+44) (0)1425 471573

info@doulos.co.uk

URL

http://www.doulos.co.uk

广州周立功单片机发展有限公司 Tel: (020)38730976 38730977 Fax:38730925 http://www.zlgmcu.com

- 2 -

序言

.............................................................................................................................. 4

指南的使用 ................................................................................................................................. 4

索引............................................................................................................................................ 4

用于定义 Verilog 语法的记号说明............................................................................................... 4

Verilog

的简单介绍

....................................................................................................... 5

背景............................................................................................................................................ 5

语言............................................................................................................................................ 5

编译............................................................................................................................................ 6

模块结构..................................................................................................................................... 6

语句............................................................................................................................................ 7

按字母顺序参考的部分

................................................................................................. 9

Always........................................................................................................................................ 9

Begin........................................................................................................................................ 10

Case......................................................................................................................................... 12

编码标准................................................................................................................................... 13

注释.......................................................................................................................................... 14

连续赋值................................................................................................................................... 15

Defparam ................................................................................................................................. 16

Delay........................................................................................................................................ 17

设计流程................................................................................................................................... 18

Disable..................................................................................................................................... 18

错误.......................................................................................................................................... 19

事件.......................................................................................................................................... 20

表达式 ...................................................................................................................................... 21

For............................................................................................................................................ 22

Force........................................................................................................................................ 23

Forever..................................................................................................................................... 24

Fork.......................................................................................................................................... 25

函数.......................................................................................................................................... 26

函数调用................................................................................................................................... 27

门 ............................................................................................................................................. 27

IEEE1364................................................................................................................................. 30

If............................................................................................................................................... 31

Initial......................................................................................................................................... 32

实例化 ...................................................................................................................................... 33

模块.......................................................................................................................................... 35

名字.......................................................................................................................................... 37

线网.......................................................................................................................................... 38

数字.......................................................................................................................................... 41

运算符 ...................................................................................................................................... 43

参数.......................................................................................................................................... 44

PATHPULSE$ .......................................................................................................................... 46

端口.......................................................................................................................................... 47

过程赋值................................................................................................................................... 48

广州周立功单片机发展有限公司 Tel: (020)38730976 38730977 Fax:38730925 http://www.zlgmcu.com

- 3 -

过程连续赋值 ........................................................................................................................... 50

编程语言接口 ........................................................................................................................... 51

寄存器 ...................................................................................................................................... 51

Repeat ..................................................................................................................................... 53

保留字 ...................................................................................................................................... 53

Specify ..................................................................................................................................... 54

Specparam............................................................................................................................... 57

语句.......................................................................................................................................... 57

强度.......................................................................................................................................... 58

字符串 ...................................................................................................................................... 60

任务.......................................................................................................................................... 61

任务使能................................................................................................................................... 64

定时控制................................................................................................................................... 65

用户定义的原语........................................................................................................................ 67

While........................................................................................................................................ 70

编译器伪指令

............................................................................................................. 71

编译器伪指令 ........................................................................................................................... 71

`define...................................................................................................................................... 72

`ifdef......................................................................................................................................... 74

`timescale................................................................................................................................. 74

系统任务和函数

.......................................................................................................... 76

系统任务和函数........................................................................................................................ 76

$display 和$write...................................................................................................................... 81

$fopen 和$fclose ...................................................................................................................... 82

$monitor 等............................................................................................................................... 83

$readmemb 和$readmemh ...................................................................................................... 84

$strobe..................................................................................................................................... 85

$timeformat.............................................................................................................................. 86

随机建模................................................................................................................................... 86

定时检查................................................................................................................................... 89

值改变转储 ............................................................................................................................... 91

命令行选项

................................................................................................................. 93

命令行选项 ............................................................................................................................... 93

广州周立功单片机发展有限公司 Tel: (020)38730976 38730977 Fax:38730925 http://www.zlgmcu.com

- 4 -

序言

Verilog 黄金参考指南是 Verilog 硬件描述语言及其语法语义合并以及将它应用到硬件设计的一个

简明的快速参考指南

Verilog 黄金参考指南并不是要代替 IEEE 的标准 Verilog 语言参考手册

它不像 IEEE 的标准手册提供

了 Verilog 完整

正式的描述相反黄金参考指南以一种方便的参考格式解答了在 Verilog 的实践应用过

程中经常遇到的问题

Verilog 黄金参考指南也不想成为介绍性的指南

这里所提出的信息是一种扼要的参考格式而不是学

习像 Verilog 这种复杂的主题所必要的渐进和共鸣方式

但必须承认的是已经熟悉计算机语言的人希望将这

个参考指南作为 Verilog 的课本

因此在开始本指南就会对这个主题进行一个简单的非正式介绍

Verilog 黄金参考指南的主要特征是它包含了从许多 Verilog 项目中积聚起来的大量实践知识

指南不

仅提供方便的语法参考

很多类似的书也有还对最常见的语言错误提出警告在代码不能编译的时候给

出线索指出要看什么地方

警告你注意合并问题并对改善你的编码形式提出建议

Verilog 黄金参考指南是为了给 Doulos 的系列 Verilog 训练课程增值

也是 HDL PaceMaker Doulos

Verilog 计算机基础训练包的补充

指南的使用

本指南的主体被分成 3 个主要部分

每个部分都按字母顺序组织每一部分都以每页顶部的关键字词

条作为索引

通常你只要快速翻阅指南查找相应的关键字词条的就可以找到想要的信息如果找不到

也可以用最后的完整索引查找

本指南的很多信息都围绕 Verilog 的句法组织

但也有另外一些有关编码标准设计流程错误保留

字以及在正文按字母顺序参考部分后面的编译器伪指令

系统任务和函数以及命令行选项等特殊的部分

如果你是 Verilog 的新手

请先阅读次页的 Verilog 简单介绍

索引

粗体的索引条目在指南的主体有对应的页

剩下的索引条目按重要性的顺序在字符参考部分的页参考

后面

用于定义

Verilog

语法的记号说明

在任何可能的时候

语法定义要写得和例子相似但有需要引入一些额外的记号简单地来说方括

号[ ]包含可选的项目

三个点号…表示重复花括号{ }包含的是注释斜体表示语法该部分在别处定义

记号的完整描述如下

包含注释的花括号{ }所不是被定义的 Verilog 语法的一部分

但它向你提供了有关语法定义的补充信

息

粗体的花括号{ }是 Verilog 句法的一部分连接运算符

包含在方括号[ ]中的语法是可选的

粗体的方括号是[ ]Verilog 语法的一部分矢量范围位和部分选

择

存储器元素

…表示前面的项目或行的重复 0 次或者多次

或者表示一个列表例如

Item…表示 Item 重复 0 次或多次

,…表示在用逗号分隔的列表重复

例如 A,B,C

列表中至少有一个项目

列表的结尾没有,号

小写的字是保留字

是 Verilog 语言的组成部分例如 module

以大写字母开头的字

不是斜体是 Verilog 的标识符即用户定义的名字它们都不是保留的标识符

例如 InstanceName

斜体的字是句法范畴

即在别处完整给出句法名字的定义句法范畴可以在相同的页里定义也可以

在独立的页定义

还可以在下面定义的其中一个特殊范畴中定义

广州周立功单片机发展有限公司 Tel: (020)38730976 38730977 Fax:38730925 http://www.zlgmcu.com

- 5 -

斜体=表示在同一页定义和使用的句法范畴

特殊的语法范畴

MinTypMaxExpression 以 Expression 定义

UnsignedNumber 以 Number 定义

SomethingExpression=Expression

其中 Something 给出有关表达式的含意信息例如

ConstantExpression ConstantMinTypMaxExpression

Verilog

的简单介绍

下面向不懂 Verilog 语言的读者在技术上简要介绍一下 Verilog

背景

Verilog 硬件描述语言

HDL 是描述电子电路行为和结构的一种语言是一种 IEEE 标准 IEEE

Std.1364-1995

Verilog 用于模拟从随机和纯行为到门级和开关级的抽象范围等层次的数字电子电路功能

也用于从许

多抽象

寄存器传输级描述合并即自动产生门级描述 Verilog 一般用于支持高层次的设计或基于

语言的设计

其中电子设计在用自动合并工具进行详细设计前要通过高层次的完全抽象仿真来检验

Verilog 也广泛应用于 IC 的门级检验包括仿真故障仿真和定时检验

Verilog 最初是在 1984 年由 Gateway Design Automation 公司开发 Verilog-XL 仿真器的时候一起开发

出来

1989 年 Cadence Design Systems 公司并购 Gateway 公司同时拥有对 Verilog 语言和 Verilog-XL

仿真器的权力

1990 年 Cadence 将 Verilog 语言不是 Verilog-XL 放到公共领域为了使 Verilog 语

言通过 IEEE 标准化过程

一个非赢利性组织 Open Verilog International OVI 将它不断推进结果在 1995

年 Verilog 成为一个 IEEE 标准

此后 OVI 仍继续不断维护和开发这种语言

语言

在本部分和指南剩下的部分

以大写字母开头的斜体字都是技术术语都可以在本指南的主体中找到

硬件设计的层次部分在 Verilog 中用模块

Module 描述模块定义了硬件单元的接口即输入和输

出

及其内部结构或行为

大量的原语或者门

Gates 都内置在 Verilog 语言内它们表示基本的逻辑门例如 and or 另

外

还可以定义用户定义的原语 User Defined Primitives UDPs

电子电路的结构通过在高层模块内对模块和原语

UDPs 和门举实例 Instances 来描述而且实

例之间通过线网

Nets 连接线网表示一个电气连接一条线路或总线端口 Port 连接列表用于将

线网连接到模块的端口或者连接到原语的实例

其中一个端口表示一个管脚寄存器 Registers 见下面

也可以连接到实例的输入端口只能连接到输入端口

线网

和寄存器的值由逻辑值 0 1 X 未知或未初始化的和 Z 高阻或悬空组成除了逻辑

值外

线网还有强度 Strength 值强度广泛地用于开关级模型以及解释网络有超过一个驱动器的情况

电子电路的行为是用 Initial 和 Aways 结构以及连续赋值

Continuous Assignments 描述这些结构

以及 UDPs 和门表示设计的层次树的叶子

每个 Initial Always 连续赋值 UDP 和门实例相对于所有其

他结构是同时执行的

Initial 或 Always 内的语句 Statements 在很多方面上都和软件编程语言的语句相

似

它们在用定时控制 Timing Controls 规定的时间例如延迟以及用仿真事件控制触发执行语句

在 Begin-End 块顺序地执行

在 Fork-Join 块并行地执行连续赋值语句修改线网的值 Initial 和 Aways

修改寄存器的值

Initial 或 Always 可以分解成有给定变量的指定的任务 Tasks 和函数 Functions

Verilog 语言还有大量内置的系统任务 System Tasks 和函数 Functions 编程语言接口 Programming

Language Interface

PLI 是 Verilog 语言的一个组成部分它提供了一种和调用系统任务和函数相同的

方法调用以 C 写的函数

剩余92页未读，继续阅读

评论收藏

内容反馈

tiandaochouqin130

粉丝: 0
资源: 1

verilog黄金参考指南中文版

verilog黄金参考指南中文版.pdf

verilog黄金参考指南中文版.rar

技术资料verilog黄金参考指南中文版重要技术.zip

verilog黄金参考指南中文版_fpga_Verilog黄金指南_

技术资料分享技术资料verilog黄金参考指南中文版重要技术.zip

Verilog黄金参考指南中文版_ZLG_1996

verilog 黄金指南 中文版

verilog 黄金手册中文版

verilog 黄金指南 原版

python大作业 含爬虫、数据可视化、地图、报告、及源码（整和为一个文件）（2014-2020全国各地区原油加工量）.rar

仿真电路以及操作方法

【纯干货啊】华为IPD流程管理(完整版).pptx

信号与系统——保研复习资料.pdf

可编程语言标准IEC61131-3中文版.pdf

OFDM完整仿真过程与教程.zip

Landsat_WRS2.zip

最全的Visio形状/图形库

最新资源

verilog 黄金指南中文版

verilog 黄金指南原版

python大作业含爬虫、数据可视化、地图、报告、及源码（整和为一个文件）（2014-2020全国各地区原油加工量）.rar