节省大量硬件资源,16位数字信号到模拟信号的转换器,源代码是用Verilog HDL语言写的,这是我在做FPGA时开发的,其代码内容可以移植到嵌入式系统中……
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
- 1
- 2
- 3
前往页