在EDA设计中如何编写高效的测试设计（doc格式）
需积分: 0 55 浏览量
2010-11-09
16:45:29
上传
评论
收藏 422KB DOC 举报
编写高效的测试设计（testbenches）
中国半导体设备及材料网整理 更多教程请访问：www.sosemi.net
Writing Efficient Testbenches
编写高效的测试设计（testbenches）
原文作者：Mujtaba Hamid
注：
一个设计的测试验证是非常重要的。有效的测试可以助我们快速的完成或改善设计。
Testbenches
建议编写有效的测试代码来通过软件实现可靠的验证。无意中发现，顺手译为
中文，以备将来方便。也贴给没有找到更好中文版本的同道人。
Testbenches
本意应该是测试平台更合理，但是在中文中阅读起来很不舒服。所以本文
中有时译为“测试设计”，“测试代码”，有时干脆是“测试”。
摘要：
应用笔记为 HDL 验证设计的新手，或者是没有丰富的测试设计经验的逻辑设
计者而编写。
测试设计是验证 HDL 设计的主要手段。本应用笔记为创建或准备和构建有效
的测试设计提供准则。它也提供一个为任何设计开发自较验测的测试设计的一个
代数方法。
涉及的所有设计文件可以从以下的站点获得：
PC: ftp://ftp.xilinx.com/pub/applications/xapp/xapp199.zip
UNIX: ftp://ftp.xilinx.com/pub/applications/xapp/xapp199.tar.gz
简介：
由于设计的规模越来越大和越来越复杂，数字设计的验证已经成为一个日益
困难和繁琐的事。面对挑战，验证工程师们依靠许多的验证工具和方法。对于大
的系统，如几百万门的设计，工程师们一般使用一套可靠的验证工具。当然，对
于一些小的设计，设计工程师常常发现带有测试的 hdl 仿真器就可以做得很好。
测试设计已经成为一个验证高级语言设计 HLL (High-Level Language) 的标准
方法。
典型的，测试设计完成以下任务：
实现测试设计；
仿真通过使用模块的测试向量来仿真测试设计；
输出结果到终端或波形窗口以检视；
可选择的将实际结果和预期结果进行比较。
一般测试设计使用工业标准的 VHDL 或 verilog 硬件描述语言来编写。测试
设计调用功能设计，然后仿真。复杂的测试设计完成一些附加的功能----如它们
包含逻辑来为设计决定适当的设计激励或比较实际结果和预期结果。
后续的章节说明了一个非常稳定的测试设计的结构，并且提供了一个自较验
测例子----它将自动比较实际结果和测试设计的预期结果。
图 1 说明一个基于以上基本要求的标准的 hdl 验证流程。由于测试设计使用
VHDL 或 verilogHDL 来描述，测试设计的验证过程可以在不同的平台或不同公司
的软件工具环境完成。另外，由于 VHDL 或 verilogHDL 是公开的通用标准语言,
剩余31页未读，继续阅读
superyanghua
- 粉丝: 0
- 资源: 6
评论0