没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
verilog UART接收和发送代码.rar
verilog UART接收和发送代码.rar
共5个文件
v：4个
docx：1个
verilog
uart
FPGA
测试文件
需积分: 8
1 下载量
29 浏览量
2021-11-05
18:02:42
上传
评论
收藏
120KB
RAR
举报
温馨提示
立即下载
Verilog语言实现UART的接收发送功能，带仿真测试文件和仿真波形截图。
资源推荐
资源详情
资源评论
Verilog串口之UART接收模块和仿真程序.rar
浏览：187
5星 · 资源好评率100%
基于 Verilog HDL 编写的 UART 串口接收程序，包含仿真测试程序。 程序说明详见： https://blog.csdn.net/poetryTang/article/details/107584964
UART.rar_verilog Uart_verilog uart接收
浏览：156
UART --串口发送与接收verilog代码，适用于QUATUS II 开发环境下，适合verilog入门的学员
UART verilog代码
浏览：152
The UART (Universal Asynchronous Receiver/Transmitter) core provides serial communication capabilities, which allow communication with modem or other external devices, like another computer using a
UART接收发送程序
浏览：50
关于51单片机UART串行通信的C语言程序
UART串口verilog代码源程序
浏览：27
verilog源码，串口代码，亲测可用 波特率可调 将底层串口接上的信号转成并行。
UART.rar_UART发送
浏览：127
串口发送数据，到数码管显示，对初学者能有帮助
UART.rar_uart接收
浏览：90
UART配置接收数据，用c编写，有注释，连接rs232
uart.rar_RS422 uart verilog_UART发送_uart verilog_uart 接收_verilog
浏览：110
5星 · 资源好评率100%
verilog编写的uart发送和接收的源代码。简单易懂。
uart.rar_verilog uart接收
浏览：106
UART模块的verilog代码，经过测试，能够实现正常的接收和发送功能。
UART.rar_quartus_uart verilog_verilog uart接收_verilog异步uart
浏览：141
用Verilog实现的全局异步接收发送机，在quartus平台测试成功。
UART.rar_uart verilog code_uart接收 verilog_verilog串口接收_verilog串口模
浏览：180
一个通用串口的verilog源程序，包含发送和接收模块
UART.rar_verilog Uart
浏览：22
verilog 串口模块，高度集成，下载下就能用
uart.rar_UART发送
浏览：179
5星 · 资源好评率100%
这是一个串行通信接口的实例就是在单片机时钟频率在12MHz 波特率 9600bps 的通信方式下实现软件UART的发送程序。
UART.rar_uart_verilog
浏览：107
串口收发模块代码，实现8bit数据转串口逻辑以及将串口 接收到的数据转成8bit并行数据，波特率可调，实际工程使用。
UART接收_uart_verilog_
浏览：160
UART的接收机，通过控制器加数据通路的方式实现，modelsim测试已通过
UART.rar_Verilog 实验uart_uart实验verilog_verilog Uart_verilog uart接
浏览：130
串口实验,verilog语言编写，包括简单的发送数据和接收数据
uart.rar_UART verilog模型_UART发送_uart 模型_uart串口
浏览：192
5星 · 资源好评率100%
该源码包是uart串口协议的verilog语言模型，主要包括了3个部分：波特率产生模块，uart接收模块，uart发送模块。
verilog uart模块
浏览：4
verilog 写uart模块，例化时可以配置模块时钟与波特率时钟，内部集成了晶振--波特率计数器偏差校正部分(通过最小边沿校正)，校正范围-10%~10%，接收部分使用7点采样。 例化示例： uart #( .freq_clk(24), .freq_...
uart_control_design.rar
浏览：143
visio程序框图，uart 控制器，当控制器从上位机接收到数据后，马上将数据输出，发送回上位机，完成“回环测试” 10bit one frame, 1 start bit + 8 data bit + 1 stop bit bound rate 9600bit/s
UART.rar_UART Verilog_uart_uart loopback
浏览：65
UART loopback测试实例，接收PC端发送的UART数 据，原数据返回给PC端，即loopback功能
UART.rar_uart verilog
浏览：5
verilog版UART，非常实用，设计中可以直接实用，不能自己写代码
UART.rar_uart_uart verilog_verilog
浏览：63
verilog实现的uart程序。 手动配置波特率
UART.rar_UART发送_uart
浏览：21
UART发送数据 中断接受数据 UART发送数据 中断接受数据
8位RISK和UART的verilog代码
浏览：56
RT Verilog HDL 高级数字设计源码书上的 设计 RISK.rar 46.59 KB, 下载次数: 38 , 下载积分: 资产 -2 信元, 下载支出 2 信元
LPC11xx_UART发送接收
浏览：58
4星 · 用户满意度95%
LPC11xx_UART发送接收。一个发送字符串的函数UARTSendByte()，一个接受字符的函数UARTReceiveByte()，一个接受字符串函数UARTReceive()。
uart.rar_uart_串口verilog程序_串口发送_串口接收_串口数据发送
浏览：33
实现串口发送和接收功能，数据处理模块可自行修改。
基于CYCLOEN2 FPGA设计的RS485通信Verilog HDL逻辑软件例程源码.rar
浏览：93
基于CYCLOEN2 FPGA设计的RS485通信Verilog HDL逻辑软件例程源码，硬件开发板DSP2812+NIOS II SOPC VER2.0 板中 EP2C8Q208C8 硬件实现RS485只有发送部分，通过RS485转RS232可在电脑上接收软件显示。
rxd.rar_uart verilog_uart_rxd_中断 Verilog
浏览：167
5星 · 资源好评率100%
自己编写的串口UART的接收Verilog模块，支持中断和查询方式接收，对信号的畸变适应能力强。
收起资源包目录
verilog UART.rar
（5个子文件）
verilog UART
UART_TRAN.v
2KB
Verilog实现UART功能.docx
117KB
UART_TRAN_tb.v
1KB
UART_RECV.v
3KB
UART_RECV_tb.v
2KB
共 5 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
source03
粉丝: 1
资源:
7
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
1.0.9.apk
c语言+基础知识+声明语法、标准库文档、指针、函数等基础知识
Audio-Editor-Music-Editor-Pro-1.01.51.1214.apk
万国觉醒GM+全员内购+GM后台
Qt波形显示新增vofa串口协议
KLWP3.74.apk
Sora大模型关于颜色和光线的提示词技巧
软件测试-UnitTest
Sora关于透视和角度的提示词技巧
mmexport1714231897406.jpg
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
