一、中断允许控制
CPU 对中断系统所有中断以及某个中断源的开放和
屏蔽是由中断允许寄存器 IE 控制的。
3.1.3 80C51 中断的控
制
EX0(IE.0) ,外部中断 0 允许位;
ET0(IE.1) ,定时 / 计数器 T0 中断允许位;
EX1(IE.2) ,外部中断 0 允许位;
ET1(IE.3) ,定时 / 计数器 T1 中断允许位;
ES ( IE.4) ,串行口中断允许位;
EA (IE.7) , CPU 中断允许(总允许)位。
第 2 页 / 共 12 页