VerilogC语言实现CRC16校验高低字节分别在前_CRC-16/CCITT-FALSEx16+x12+x5+1verilog算法资源-CSDN文库

共4个文件

v：3个

docx：1个

Verilog

CRC16校验

高字节在前

低字节在前

需积分: 49 40 浏览量 2018-08-09 17:02:52 上传评论 3 收藏 34KB RAR 举报

资源详情

资源评论

收起资源包目录

CRC16.rar （4个子文件）

CRC16

crc16_testBench.v 1KB

CRC16_Modbus高位在前.v 7KB

CRC16_Modbus低位在前.v 9KB

CRC16常见几个标准的算法及C语言实现.docx 31KB

CRC16 常见几个标准的算法及 C 语言实现

https://blog.csdn.net/leumber/article/details/54311811

 常见的标准有以下几种，被用在各个规范中，其算法原理基本一致，就是在数据的输入和输

出有所差异，下边把这些标准的差异列出，并给出  语言的算法实现。

：多项式 （），初始值 ，低位在前，高位在后，结果与

 异或

：多项式 （），初始值 ，低位在后，高位在前，

结果与  异或

：多项式 （），初始值 ，低位在后，高位在前，结

果与  异或

：多项式 （），初始值 ，低位在前，高位在后，结果与

 异或

：多项式 （），初始值 ，低位在前，高位在后，结果

与  异或

：多项式 （），初始值 ，低位在前，高位在后，结果与

 异或

：多项式 （），初始值 ，低位在前，高位在后，结果

与  异或

：多项式 （），初始值 ，低位在前，高位在后，结果与

 异或

模式多项式初始值数据位序结果处理



（

）



低位在前，高位在

后

与  异或





（

）





低位在后，高位在

前

与  异或



（

）



低位在后，高位在

前

与  异或



（

）



低位在后，高位在

前

与  异或



（

）





低位在前，高位在

后

与  异或



（

）



低位在前，高位在

后

与  异或



（

）



低位在前，高位在

后

与  异或



（

）





低位在前，高位在

后

与  异或

多项式产生：

如 

 表示第  位为 ， 表示第  位为 



但是  只取低  位，写成  进制数就是 

 的算法原理：

根据  的标准选择初值  的值。

将数据的第一个字节与  高  位异或。

!判断最高位，若该位为 左移一位，若为 左移一位再与多项式 "# 码异或。

$重复 ! 直至  位全部移位计算结束。

重复将所有输入数据操作完成以上步骤，所得  位数即  位  校验码。

根据算法原理与标准要求就能简单的写出具体程序：

 % &'( #)*short*% &'( #)*char*+,%-.&(/*% &'( #)*int*%&010# **

 2**

! **% &'( #)*short*3' **4**

$ **% &'( #)*short*35678**4**

 **% &'( #)*char*3.09**4**

 ****

: **while*%&010# ;;*****

 **2**

< ********3.09**+,%-.&(4**

 ******** =#91' 1>3.09/>3.094**

 ********3' *?*3.09**4**

 ********forint*'**4'**4'**

! ********2**

$ **********if3' *>***

 ************3' **3' ***?*356784**

 **********else**

: ************3' **3' **4**

 ********@**

< **@**

 ** =#91' 1>3' />3' 4**

 **return*3' *4**

 @**

! % &'( #)*short*% &'( #)*char*+,%-.&(/*% &'( #)*int*%&010# **

$ 2**

 **% &'( #)*short*3' **4**

 **% &'( #)*short*35678**4**

: **% &'( #)*char*3.09**4**

 ****

< **while*%&010# ;;*****

! **2**

评论收藏

内容反馈

Verilog C语言实现CRC16校验高低字节分别在前

评论0

最新资源

Verilog C语言 实现CRC16校验 高低字节分别在前

评论0

最新资源

相关推荐

Verilog语言实现CRC校验

带CRC低字节在前 高字节在前、异或和、串口助手

crc16 verilog实现

CRC算法 verilog实现

CRC的verilog代码

CRC-16(Modbus)并行计算Verilog代码

crc16的Verilog HDL实现

CRC16的Verilog 实现技术报告

verilog_CRC16

Verilog编写CRC5校验码，带modelsim仿真，模仿可以写CRC任何几位的校验码

C语言实现CRC16校验

C语言实现CRC16校校验

C语言实现CRC16算法，生成单字节校验值

使用C语言编程实现CRC16校验算法，通过LabVIEW输入数值和接收C语言算法输出数值。

C语言实现CRC16校验.doc

CRC_16校验的FPGA实现

CRC冗余校验的verilog实现

crc_16.rar_Verilog RFID_crc16校验verilog_rfid crc检验_verilog crc

CRC32 校验的verilog实现

crc16-.rar_CRC16_CRC16 verilog_crc verilog 测试_crc16校验verilog_ver

CRC校验码Verilog程序

jiaoyan.zip_CRC16_CRC16 verilog_crc16校验verilog_verilog编写crc

verilog实现的以太网并行crc校验

CRC校验的FPGA实现

CRC - 16算法与FPGA实现

基于verilog语言实现CRC循环冗余码解码

FPGA实现CRC8查找表

CRC校验，FPGA Verilog语言实现，16位

crc.v CRC校验verilog代码 CRC32 CRC16 CRC8 串并兼容 参数化设计

Verilog C语言实现CRC16校验高低字节分别在前

带CRC低字节在前高字节在前、异或和、串口助手

crc.v CRC校验verilog代码 CRC32 CRC16 CRC8 串并兼容参数化设计