EDA程序设计-计时器
版权申诉
5星 · 超过95%的资源 183 浏览量
2023-01-18
00:43:05
上传
评论 2
收藏 1.02MB DOCX 举报 
实训题目：计时器的设计
1 系统设计
1.1 设计要求
1.1.1 设计任务
设计并制作一台计时器。
1.1.2 性能指标要求
① 用 EDA 实训仪的 I/O 设备和 PLD 芯片实现计时器的设计。
② 计时器能够显示时、分和秒。
③ 用 EDA 实训仪上的 8 只八段数码管显示时、分和秒（如 00123625）。
④ 计时器具有复位和校准时、分、秒的按钮。
1.2 设计思路及设计框图
1.2.1 设计思路
使用两个六十进制计数器和一个二十四进制计数器,设计出了一个 24 小时计时器系统。
输入 CLK 为 1Hz（1s）的时钟，经过 60 分频后产生 1 分钟时钟信号，再经过 60 分频后产
生 1 小时的时钟信号，最后进行 24 分屏得到 1 天的脉冲送 cout 输出。将两个 60 分频和一
个 24 分频的输出送 8 段数码管，得到 24 小时的计时显示。
1.2.2 总体设计框图
CLK 是 1Hz 时钟输入端。clrn 复位输入端,低电平有效。jm,jf,js 分别是秒，分，时的时
输入端，下降沿有效。分别是秒分时的计时输出端。cout 是脉冲输出端。
分频 1s
60 进制计时器
60 进制计时器
24 进制计时器
外部操作开关
数码管显示
资源评论
brzsupra2023-10-31资源不错，内容挺好的，有一定的使用价值，值得借鉴，感谢分享。
