《数字系统设计复习提纲》
数字系统设计是电子工程领域中的重要学科，涉及硬件描述语言（如VHDL）、数字逻辑、时序电路、综合设计等多个方面。本复习提纲将围绕这些核心知识点展开。
1. **信号与变量的区别**：
- **信号（Signal）**具有全局作用域，常用于描述电路之间的通信，其变化会在不同进程间同步。在结构体说明中使用。
- **变量（Variable）**仅在声明它的子程序或进程中有效，用于临时存储计算结果，不具备同步特性。
2. **数字系统设计模型**：
- 一般数字系统通常分为组合逻辑模块和时序逻辑电路。组合逻辑模块只根据当前输入立即产生输出，没有记忆功能；而时序逻辑电路则包含记忆元素，其输出不仅依赖于当前输入，还与之前的状态有关。
3. **VHDL语言基础**：
- VHDL全称为"VHSIC Hardware Description Language"，用于描述数字系统的硬件行为。
- 基本构件包括库、程序包、实体、结构体、块和子程序等。
- 端口有输入、输出、双向等方向，数据类型包括bit、bit_vector、std_logic、std_logic_vector、integer等。
- 运算符有逻辑运算、比较运算、赋值运算等，理解它们的优先级至关重要。
- 并行语句如when...else、with...select、process，以及顺序语句如if、case、wait等是VHDL编程的关键。
4. **数字系统设计流程**：
- 自顶向下设计思想：从系统总体功能出发，逐步细化到每个模块。
- 利用EDA工具进行数字系统设计，其中CPLD和FPGA是常见的大规模可编程逻辑器件。
- CPLD（复杂可编程逻辑器件）和FPGA（现场可编程门阵列）在结构和工艺上有不同，如CPLD基于乘积项，FPGA基于查找表。
5. **时序电路**：
- 时序电路分为Moore和Mealy模型，理解它们的特点是设计关键。
- 消除竞争和冒险是同步时序电路设计的重要环节，可以通过适当的同步和异步处理来解决。
- 了解ASM图（状态转换图）的特点和组成，以及如何将其转换为硬件实现。
6. **VHDL中的FSM（有限状态机）**：
- FSM可以使用单进程或双进程实现，理解状态机符号化表示有助于设计。
- 在编写VHDL代码时，需注意不能被综合的语句，如after、wait for等，它们通常用于测试平台而非综合。
7. **综合层次概念**（Synthesis Hierarchies）：
- 综合是将高级设计转化为具体逻辑门的过程，理解RTL（Register Transfer Level）综合的基本概念。
- 综合时需避免引入不必要的寄存器，确保组合逻辑和时序逻辑分离，优化设计性能。
8. **模块化设计**：
- 层次结构和模块技术是提高设计复用性和可维护性的重要手段。
- 迭代技术允许对同一设计进行多次优化，以达到最佳性能。
通过这个复习提纲，我们可以全面地回顾数字系统设计的核心概念和技术，为后续的学习和实践打下坚实的基础。在实际设计中，应结合具体项目需求，灵活运用所学知识，以实现高效、可靠的数字系统。
