+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; data_tx|data_tx ; 14 ; 3 ; 0 ; 3 ; 2 ; 3 ; 3 ; 3 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; data_tx ; 16 ; 0 ; 1 ; 0 ; 3 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; data_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr ; 4 ; 0 ; 0 ; 0 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; data_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count ; 4 ; 0 ; 0 ; 0 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; data_fifo|scfifo_component|auto_generated|dpfifo|FIFOram ; 30 ; 0 ; 0 ; 0 ; 12 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; data_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw ; 5 ; 0 ; 0 ; 0 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; data_fifo|scfifo_component|auto_generated|dpfifo|fifo_state ; 5 ; 0 ; 0 ; 0 ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; data_fifo|scfifo_component|auto_generated|dpfifo ; 16 ; 0 ; 0 ; 0 ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; data_fifo|scfifo_component|auto_generated ; 16 ; 0 ; 0 ; 0 ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; data_fifo ; 16 ; 0 ; 0 ; 0 ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; adc_fifo|adc1 ; 7 ; 3 ; 0 ; 3 ; 16 ; 3 ; 3 ; 3 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; adc_fifo ; 5 ; 0 ; 1 ; 0 ; 18 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
FPGA数据采集传输系统
需积分: 5 39 浏览量
2023-08-22
22:06:21
上传
评论 7
收藏 3.47MB ZIP 举报
FPGA数据采集传输系统 （175个子文件） 
_info 13KB _info 10KB _info 7KB _info 6KB _info 5KB _info 4KB _info 3KB _vmake 29B _vmake 29B _vmake 29B _vmake 29B _vmake 29B _vmake 29B _vmake 29B ADC_DATA_Send.map.ammdb 133B uart_data_rx.v.bak 4KB adc128s052.v.bak 3KB uart_data_tx.v.bak 2KB ADC_DATA_Send_run_msim_rtl_verilog.do.bak 2KB adc_data_send_top.v.bak 882B fifo_tb.v.bak 722B adc_fifo.v.bak 623B adc_data_send_top_tb.v.bak 546B fifo_uart_tx.v.bak 436B ADC_DATA_Send_run_msim_rtl_verilog.do.bak1 2KB ADC_DATA_Send_run_msim_rtl_verilog.do.bak10 2KB ADC_DATA_Send_run_msim_rtl_verilog.do.bak11 2KB ADC_DATA_Send_run_msim_rtl_verilog.do.bak2 2KB ADC_DATA_Send_run_msim_rtl_verilog.do.bak3 2KB ADC_DATA_Send_run_msim_rtl_verilog.do.bak4 2KB ADC_DATA_Send_run_msim_rtl_verilog.do.bak5 2KB ADC_DATA_Send_run_msim_rtl_verilog.do.bak6 2KB ADC_DATA_Send_run_msim_rtl_verilog.do.bak7 2KB ADC_DATA_Send_run_msim_rtl_verilog.do.bak8 2KB ADC_DATA_Send_run_msim_rtl_verilog.do.bak9 2KB ADC_DATA_Send.map.bpm 730B ADC_DATA_Send.rtlv_sg.cdb 36KB ADC_DATA_Send.map.cdb 20KB ADC_DATA_Send.root_partition.map.cdb 20KB ADC_DATA_Send.(2).cnf.cdb 7KB ADC_DATA_Send.(11).cnf.cdb 7KB ADC_DATA_Send.(12).cnf.cdb 6KB ADC_DATA_Send.(1).cnf.cdb 6KB ADC_DATA_Send.(8).cnf.cdb 3KB ADC_DATA_Send.rtlv_sg_swap.cdb 3KB ADC_DATA_Send.(10).cnf.cdb 3KB ADC_DATA_Send.(7).cnf.cdb 3KB ADC_DATA_Send.(9).cnf.cdb 2KB ADC_DATA_Send.(6).cnf.cdb 2KB ADC_DATA_Send.(0).cnf.cdb 2KB ADC_DATA_Send.map_bb.cdb 2KB ADC_DATA_Send.(3).cnf.cdb 2KB ADC_DATA_Send.root_partition.map.hbdb.cdb 2KB ADC_DATA_Send.(4).cnf.cdb 2KB ADC_DATA_Send.(5).cnf.cdb 1KB ADC_DATA_Send.root_partition.map.reg_db.cdb 613B ADC_DATA_Send.db_info 144B ADC_DATA_Send.db_info 144B ADC_DATA_Send.tis_db_list.ddb 242B ADC_DATA_Send_run_msim_rtl_verilog.do 2KB ADC_DATA_Send.done 26B ADC_DATA_Send.root_partition.map.dpi 2KB ADC_DATA_Send.root_partition.map.hbdb.hb_info 46B ADC_DATA_Send.pre_map.hdb 24KB ADC_DATA_Send.map.hdb 23KB ADC_DATA_Send.rtlv.hdb 23KB ADC_DATA_Send.root_partition.map.hbdb.hdb 22KB ADC_DATA_Send.root_partition.map.hdb 22KB ADC_DATA_Send.map_bb.hdb 13KB ADC_DATA_Send.(2).cnf.hdb 2KB ADC_DATA_Send.(1).cnf.hdb 2KB ADC_DATA_Send.(12).cnf.hdb 2KB ADC_DATA_Send.(11).cnf.hdb 2KB ADC_DATA_Send.(0).cnf.hdb 1KB ADC_DATA_Send.(3).cnf.hdb 1KB ADC_DATA_Send.(7).cnf.hdb 996B ADC_DATA_Send.(8).cnf.hdb 978B ADC_DATA_Send.(10).cnf.hdb 972B ADC_DATA_Send.(9).cnf.hdb 838B ADC_DATA_Send.(6).cnf.hdb 795B ADC_DATA_Send.(4).cnf.hdb 706B ADC_DATA_Send.(5).cnf.hdb 582B ADC_DATA_Send.hier_info 27KB ADC_DATA_Send.hif 2KB
ADC_DATA_Send.lpc.html 3KB modelsim.ini 88KB ADC_DATA_Send_partition_pins.json 778B ADC_DATA_Send.map.kpt 5KB ADC_DATA_Send.root_partition.map.kpt 5KB ADC_DATA_Send.cmp_merge.kpt 218B ADC_DATA_Send.map_bb.logdb 4B ADC_DATA_Send.map.logdb 4B msim_transcript 26KB _lib.qdb 64KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB共 175 条
- 1
- 2
资源评论
