没有合适的资源?快使用搜索试试~ 我知道了~
EDA技术实用教程第5版课后习题全部答案-潘松
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
5星 · 超过95%的资源 6 下载量 6 浏览量
2022-06-25
17:06:03
上传
评论 8
收藏 901KB PDF 举报
温馨提示
试读
56页
EDA技术实用教程第5版课后习题全部答案
资源推荐
资源详情
资源评论
《EDA 技术实用教程(第五版)》习题
1 习 题
1-1 EDA 技术与 ASIC 设计和 FPGA 开发有什么关系?FPGA 在 ASIC 设计中有什么用
途?P3~4
EDA 技术与 ASIC 设计和 FPGA 开发有什么关系?答:利用 EDA 技术进行电子系统设
计的最后目标是完成专用集成电路 ASIC 的设计和实现;FPGA 和 CPLD 是实现这一途径的主
流器件。FPGA 和 CPLD 的应用是 EDA 技术有机融合软硬件电子设计技术、SoC(片上系统)
和 ASIC 设计,以及对自动设计与自动实现最典型的诠释。
FPGA 在 ASIC 设计中有什么用途?答:FPGA 和 CPLD 通常也被称为可编程专用 IC,或
可编程 ASIC。FPGA 实现 ASIC 设计的现场可编程器件。
1-2 与软件描述语言相比,VHDL 有什么特点? P4~6
答:编译器将软件程序翻译成基于某种特定 CPU 的机器代码,这种代码仅限于这种 CPU
而不能移植,并且机器代码不代表硬件结构,更不能改变 CPU 的硬件结构,只能被动地为其
特定的硬件电路结构所利用。
综合器将 VHDL 程序转化的目标是底层的电路结构网表文件,这种满足 VHDL 设计程
序功能描述的电路结构,不依赖于任何特定硬件环境;具有相对独立性。综合器在将 VHDL(硬
件描述语言)表达的电路功能转化成具体的电路结构网表过程中,具有明显的能动性和创造
性,它不是机械的一一对应式的“翻译”,而是根据设计库、工艺库以及预先设置的各类约
束条件,选择最优的方式完成电路结构的设计。
l-3 什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? P6
什么是综合? 答:在电子设计领域中综合的概念可以表示为:将用行为和功能层次表达
的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答:(1)从自然语言转换到 VHDL 语言算法表示,即自然语言综合。(2)从
算法表示转换到寄存器传输级(RegisterTransport Level,RTL),即从行为域到结构域的综
合,即行为综合。(3)从 RTL 级表示转换到逻辑门(包括触发器)的表示,即逻辑综合。(4)
从逻辑门表示转换到版图表示(ASIC 设计),或转换到 FPGA 的配置网表文件,可称为版图综
合或结构综合。
综合在电子设计自动化中的地位是什么? 答:是核心地位(见图 1-3)。 综合器具有更
复杂的工作环境,综合器在接受 VHDL 程序并准备对其综合前,必须获得与最终实现设计电
路硬件特征相关的工艺库信息,以及获得优化综合的诸多约束条件信息;根据工艺库和约束
条件信息,将 VHDL 程序转化成电路实现的相关信息。
1-4 在 EDA 技术中,自顶向下的设计方法的重要意义是什么? P8~10
答:在 EDA 技术应用中,自顶向下的设计方法,就是在整个设计流程中各设计环节逐步
求精的过程。
1-5 IP 在 EDA 技术的应用和发展中的意义是什么? P23~25
答:IP 核具有规范的接口协议,良好的可移植与可测试性,为系统开发提供了可靠的
保证。
1-6 叙述 EDA 的 FPGA/CPLD 设计流程,以及涉及的 EDA工具及其在整个流程中的作
用。 (P12~14)
答:1.设计输入(原理图/HDL 文本编辑)(EDA 设计输入器将电路系统以一定的表达方
式输入计算机);2.综合(EDA 综合器就是将电路的高级语言(如行为描述)转换成低级的,
可与 FPGA/CPLD 的基本结构相映射的网表文件或程序。);3.适配(EDA 适配器的功能是将
由综合器产生的网表文件配置于指定的目标器件中,使之产生最终的下载文件,如 JEDEC、
JAM 格式的文件。);4.时序仿真(EDA 时序仿真器就是接近真实器件运行特性的仿真,仿真
文件中已包含了器件硬件特性参数,因而,仿真精度高。)与功能仿真(EDA 功能仿真器直
接对 VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟,以了解其实现的功能是
否满足原设计的要求,仿真过程不涉及任何具体器件的硬件特性。);5.编程下载(EDA 编
程下载把适配后生成的下载或配置文件,通过编程器或编程电缆向 FPGA 或 CPLD 下载,以便
进行硬件调试和验证(Hardware Debugging)。);6.硬件测试(最后是将含有载入了设计的
FPGA 或 CPLD 的硬件系统进行统一测试,以便最终验证设计项目在目标系统上的实际工作情
况,以排除错误,改进设计。其中 EDA 的嵌入式逻辑分析仪是将含有载入了设计的 FPGA
的硬件系统进行统一测试,并将测试波形在 PC 机上显示、观察和分析。)。
2 习 题
2-1 OLMC(输出逻辑宏单元)有何功能?说明 GAL 是怎样实现可编程组合电路与时序
电路的。 P34~36
OLMC 有何功能? 答:OLMC 单元设有多种组态,可配置成专用组合输出、专用输入、
组合输出双向口、寄存器输出、寄存器输出双向口等。
说明 GAL 是怎样实现可编程组合电路与时序电路的? 答:GAL(通用阵列逻辑器件)
是通过对其中的 OLMC(逻辑宏单元)的编程和三种模式配置(寄存器模式、复合模式、
简单模式),实现组合电路与时序电路设计的。
2-2 什么是基于乘积项的可编程逻辑结构? P33~34,40 什么是基于查找表的可编程逻
辑结构? P40~42
什么是基于乘积项的可编程逻辑结构?答:GAL、CPLD 之类都是基于乘积项的可编程结
构;即包含有可编程与阵列和固定的或阵列的 PAL(可编程阵列逻辑)器件构成。
什么是基于查找表的可编程逻辑结构?答:FPGA(现场可编程门阵列)是基于查找表的
可编程逻辑结构。
2-3 FPGA 系列器件中的 LAB 有何作用? P42~44
答:FPGA(Cyclone/Cyclone II)系列器件主要由逻辑阵列块 LAB、嵌入式存储器块
(EAB)、I/O 单元、嵌入式硬件乘法器和 PLL 等模块构成;其中 LAB(逻辑阵列块)由一系
列相邻的 LE(逻辑单元)构成的;FPGA 可编程资源主要来自逻辑阵列块 LAB。
2-4 与传统的测试技术相比,边界扫描技术有何优点? P47~50
答:使用 BST(边界扫描测试)规范测试,不必使用物理探针,可在器件正常工作时在
系统捕获测量的功能数据。克服传统的外探针测试法和“针床”夹具测试法来无法对 IC 内
部节点无法测试的难题。
2-5 解释编程与配置这两个概念。 P51~56
答:编程:基于电可擦除存储单元的 EEPROM 或 Flash 技术。CPLD 一股使用此技术进行
编程。CPLD 被编程后改变了电可擦除存储单元中的信息,掉电后可保存。电可擦除编程工
艺的优点是编程后信息不会因掉电而丢失,但编程次数有限,编程的速度不快。
配置:基于 SRAM 查找表的编程单元。编程信息是保存在 SRAM 中的,SRAM 在掉电
后编程信息立即丢失,在下次上电后,还需要重新载入编程信息。大部分 FPGA 采用该种编
程工艺。该类器件的编程一般称为配置。对于 SRAM 型 FPGA 来说,配置次数无限,且速度快;
在加电时可随时更改逻辑;下载信息的保密性也不如电可擦除的编程。
2-6 请参阅相关资料,并回答问题:按本章给出的归类方式,将基于乘积项的可编程逻
辑结构的 PLD 器件归类为 CPLD;将基于查找表的可编程逻辑结构的 PLD 器什归类为
FPGA,那么,APEX 系列属于什么类型 PLD 器件? MAX II 系列又属于什么类型的 PLD 器
件?为什么? P47~51
答:APEX(Advanced Logic Element Matrix)系列属于 FPGA 类型 PLD 器件;编程信息
存于 SRAM 中。MAX II 系列属于 CPLD 类型的 PLD 器件;编程信息存于 EEPROM 中。
3 习 题
3-1 说明端口模式 INOUT 和 BUFFER 有何异同点。P60
INOUT : 具有三态控制的双向传送端口
BUFFER: 具有输出反馈的单向缓冲出口。
3-2 画出与以下实体描述对应的原理图符号元件:
ENTITY buf3s IS --实体 1:三态缓冲器
PORT(input:IN STD_LOGIC; --输入端
enable:IN STD_LOGIC; --使能端
output:OUT STD_LOGIC); --输出端
END buf3s ;
ENTITY mux21 IS --实体 2: 2 选 1 多路选择器
PORT(in0, in1,sel: IN STD_LOGIC;
output:OUT STD_LOGIC);
3-3 试分别用 IF_THEN 语句和 CASE 语句的表达方式写出此电路的 VHDL 程序,选择控
制信号 s1 和 s0 的数据类型为 STD_LOGIC_VECTOR;当 s1=’0’,s0=’0’;s1=’0’,s0=’1’;
s1=’1’,s0=’0’和 s1=’1’,s0=’1’时,分别执行 y<=a、y<=b、y<=c、y<=d。
--解 1:用 IF_THEN 语句实现 4 选 1 多路选择器
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY mux41 IS
PORT (a,b,c,d: IN STD_LOGIC;
s0: IN STD_LOGIC;
s1: IN STD_LOGIC;
y: OUT STD_LOGIC);
mux21
in0
output
in1
sel
buf3s
input output
enable
END ENTITY mux41;
ARCHITECTURE if_mux41 OF mux41 IS
SIGNAL s0s1 : STD_LOGIC_VECTOR(1 DOWNTO 0);--定义标准逻辑位矢量数据
BEGIN
s0s1<=s1&s0; --s1 相并 s0,即 s1 与 s0 并置操作
PROCESS(s0s1,a,b,c,d)
BEGIN
IF s0s1 = "00" THEN y <= a;
ELSIF s0s1 = "01" THEN y <= b;
ELSIF s0s1 = "10" THEN y <= c;
ELSE y <= d;
END IF;
END PROCESS;
END ARCHITECTURE if_mux41;
--解 2:用 CASE 语句实现 4 选 1 多路选择器
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY mux41 IS
PORT (a,b,c,d: IN STD_LOGIC;
s0: IN STD_LOGIC;
s1: IN STD_LOGIC;
y: OUT STD_LOGIC);
END ENTITY mux41;
ARCHITECTURE case_mux41 OF mux41 IS
SIGNAL s0s1 : STD_LOGIC_VECTOR(1 DOWNTO 0);--定义标准逻辑位矢量数据类型
BEGIN
s0s1<=s1&s0; --s1 相并 s0,即 s1 与 s0 并置操作
PROCESS(s0s1,a,b,c,d)
BEGIN
CASE s0s1 IS --类似于真值表的 case 语句
WHEN "00" => y <= a;
WHEN "01" => y <= b;
WHEN "10" => y <= c;
WHEN "11" => y <= d;
WHEN OTHERS =>NULL ;
END CASE;
END PROCESS;
END ARCHITECTURE case_mux41;
3-4 给出 1 位全减器的 VHDL 描述;最终实现 8 位全减器。要求:
1)首先设计 1 位半减器,然后用例化语句将它们连接起来,图 4-20 中 h_suber 是半减器,diff 是
输出差(diff=x-y),s_out 是借位输出(s_out=1,x<y),sub_in 是借位输入。
图 3-18 全减器结构图
--解(1.1):实现 1 位半减器 h_suber(diff=x-y;s_out=1,x<y)
LIBRARY IEEE; --半减器描述(1):布尔方程描述方法
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY h_suber IS
PORT( x,y: IN STD_LOGIC;
diff,s_out: OUT STD_LOGIC);
END ENTITY h_suber;
ARCHITECTURE hs1 OF h_suber IS
BEGIN
Diff <= x XOR (NOT y);
s_out <= (NOT x) AND y;
END ARCHITECTURE hs1;
--解(1.2):采用例化实现图 4-20 的 1 位全减器
LIBRARY IEEE; --1 位二进制全减器顺层设计描述
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY f_suber IS
PORT(xin,yin,sub_in: IN STD_LOGIC;
sub_out,diff_out: OUT STD_LOGIC);
END ENTITY f_suber;
ARCHITECTURE fs1 OF f_suber IS
COMPONENT h_suber --调用半减器声明语句
PORT(x, y: IN STD_LOGIC;
diff,s_out: OUT STD_LOGIC);
END COMPONENT;
SIGNAL a,b,c: STD_LOGIC; --定义 1 个信号作为内部的连接线。
BEGIN
u1: h_suber PORT MAP(x=>xin,y=>yin, diff=>a, s_out=>b);
u2: h_suber PORT MAP(x=>a, y=>sub_in, diff=>diff_out,s_out=>c);
sub_out <= c OR b;
END ARCHITECTURE fs1;
(2)以 1 位全减器为基本硬件,构成串行借位的 8 位减法器,要求用例化语句来完成此项设
计(减法运算是 x-y-sun_in=difft)。
xin
yin
a
b
diff_out
c
剩余55页未读,继续阅读
qq_45658684
- 粉丝: 0
- 资源: 15
下载权益
C知道特权
VIP文章
课程特权
开通VIP
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
- 3
- 4
前往页