基于FPGA采用VHDL语言进行的出租车计费系统设计与实现

利用FPGA来实现出租车计费器，使用FPGA来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。利用VHDL语言设计出来的出租车计费器系统将实现计程模块、计时模块以及动态扫描模块等设计方法与技巧。计程模块将用计数器来完成，计数器对脉冲数计数，然后提供给程序数据。通过不同的信号，然后用比较器可以让我们确定出租车是在车行计程还是车停计时。再将数据传输到计费模块，通过多种条件判定，最后确定输出值，然后相加确定最后的费用，并显示出来。 首先按下启动按键，表示出租车进入启动开启状态，此时，可以按下里程按键，每按一次，里程显示会自动加一公里，同时，费用也会自动增加。在按下按键的时候，按键消抖模块会对输入的按键信号进行消抖处理，防止多次触发。当按下等待延时按键时，等待延时模块会开始计时，计时的分频率为一分钟，每等待一分钟，会显示在数码上，费用也会增加一元，处于等待延时状态时，再按下等待延时按键，会退出等待延时状态。 自动计费模块会按照不同的计费标准自动调节计费。自动计费模块将从计时模块和计程模块中读取数据，自动进行计费。数码管显示模块实时将费用、里程、等待的时间显示在数码管上，具