没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
Java
七进制计数器
七进制计数器
labview
5星
· 超过95%的资源
需积分: 44
12 下载量
94 浏览量
2018-01-17
17:01:27
上传
评论
收藏
40KB
VI
举报
温馨提示
立即下载
labview 的数字电路仿真,是7进制的计数器,用的是脉冲式触发的JK触发器组成的。
资源推荐
资源评论
各种进制的计算器
浏览:175
里面有各种进制算法,使用方便,操作简单,功能强大
4/7进制计数器设计
浏览:120
4/7进制计数器设计:采用74LS192(40192)。 a、数码管显示状态。 b、用开关切换两种进制。 c、计数脉冲由外部提供。 可以直接用multisim仿真,有清晰的电路图
同步置数法接成的七进制计数器.ms7
浏览:139
用74160以同步置数法实现了同步七进制计数器的功能. 掌握74160的应用方法对于提升电路设计效率有着十分重要的作用.
电子技术基础课程设计---47进制计数器
浏览:28
4/7进制转换的课程设计 设计思想: 设计一个4/7进制计数器,用开关切换电路使用哪种进制。 a.当电路实现四进制计数器功能时:数码管显示数字0、1、3,当数到4(即0100)的时候采用置0000法使电路从0开始重新计数。 b.当电路实现七进制计数器功能时:显示数字0到6,当数到7(即0111)的时候采用
JK触发器 设计一个七进制计数器
浏览:52
用JK触发器 设计一个七进制计数器,要求它能自启动。已知该计数器的状态转换图及状态编码
74LS90七进制计数电路.zip
浏览:95
74LS90七进制计数电路
VHDL 自启动七进制计数器
浏览:68
VHDL 自启动七进制计数器
浅谈用74LS90设计任意进制计数器
浏览:188
5星 · 资源好评率100%
浅谈用74LS90设计任意进制计数器 pdf文件
实验7-74ls160组成n进制计数器
浏览:156
3星 · 编辑精心推荐
74ls160组成n进制计数器,硬件设计,使用74ls160组成一个n进制的计数器实验
四进制计数器 quartus实现
浏览:88
5星 · 资源好评率100%
四进制计数器 quartus实现,附有RTL结构图。
16进制计数器.zip_16进制计数器_EDA课程设计_vhd,计数器
浏览:69
5星 · 资源好评率100%
十六进制计数器 包含vhd vwf文件 可用作流水灯进行课程设计
采用74LS192设计4/7进制计数器
浏览:96
5星 · 资源好评率100%
4/7进制计数器设计:采用74LS192(40192)。 a、数码管显示状态。 b、用开关切换两种进制。 c、计数脉冲由外部提供。 压缩包中包含multisim11的仿真图,protel99的原理图,都可以直接运行 还有一份详细的设计...
74ls160构成12进制计数器.ms14
浏览:108
5星 · 资源好评率100%
首先,因为74ls160是十位计数器,所以要用两个741s160实现12进制计数器;个位计数器开始运行计数功能0000-1001,然后用RCO变成1,启动十位计数器计数功能,十位计数器变成1,个位计数器从0重新开始,RCO变为0,十位...
6进制计数器计数器 VHDL
浏览:164
基于fpga,使用vhdl语言编写的6进制计数器。输入时钟为1hz
30进制计数器.zip
浏览:166
这是我们这次的数电实验题目: 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器,连接成三十进 制的计时电路。输入信号为数字脉冲信号。
模60计数器
浏览:105
数字钟的秒计数,在seg上显示,平台是xilinx14.5,板子是basys2
verilog60进制计数器
浏览:163
4星 · 用户满意度95%
verilog60进制计数器,使用VERILOG语言编写
简易频率计数器,七分频的,四位显示,multisim10运行
浏览:8
5星 · 资源好评率100%
简易频率计数器,七分频的,四位显示,multisim10运行 因为空间比较小,所以做的有点乱,但是运行起来还是不错的。可以显示,误差很小!
EDA实验报告 七段数码显示译码器的设计
浏览:198
5星 · 资源好评率100%
7段数码管是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。
verilog4位十进制计数器
浏览:75
5星 · 资源好评率100%
能设初始值,能实现加1,加2操作,并能在数码管上显示
同步七进制加法计数器.ms7
浏览:161
本电路实现了同步七进制加法计数器的功能: 电路能准确地按照七进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
二十四进制计数器.zip
浏览:136
这是我们数电实验题目: 使用74ls160和74ls161设计24进制计数器即: 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器,连接成二十四 进制的计时电路。输入信号为数字脉冲信号。
数字电路十进制计数器实验报告含代码感想
浏览:37
5星 · 资源好评率100%
(1) 学习同步十进制计数器的原理和设计方法,理解它与二进制计数器的区别 (2) 掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法 2. 实验要求: (1) 使用合适的方法来编程实现规定特性的十进制同步减法...
基于FPGA的60进制计数器.zip
浏览:24
基于FPGA的60进制计数器 实现功能: 基于FPGA的60进制计数器实验 部分代码: Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_ARITH.all; --//=================...
同步十进制计数器原理图+Proteus仿真
浏览:145
5星 · 资源好评率100%
同步十进制计数器原理图+Proteus仿真
verilog实现60进制计数器
浏览:99
5星 · 资源好评率100%
verilog实现60进制计数器源代码及测试代码
22进制计数器EDA
浏览:121
《EDA电路设计》,22进制计数器,课程设计
eda实验1000进制计数器
浏览:57
大学电子信息工程专业的EDA实验,设计1000进制计数器
60进制计数器Multisim仿真实例,Multisim10以上版本可打开运行.zip
浏览:99
5星 · 资源好评率100%
60进制计数器Multisim仿真实例,Multisim10以上版本可打开运行
《设计任意进制计数器》的实验报告.pdf
浏览:14
《设计任意进制计数器》的实验报告.pdf《设计任意进制计数器》的实验报告.pdf
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
qq_33445074
2018-08-25
虽然不是我想要的格式,但是还是挺不错的
qq_41521683
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
zuoyezuoyezuoye
作业作业作业作业作业作业
xdotool.c
Screenshot_2024-04-26-17-17-26-36_9d26c6446fd7bb8e41d99b6262b17def.jpg
5231938133-黄滋谷-第7周作业(2).zip
1714192651069.jpg
5个PLC程序(内含指导书)包括抢答器,舞台灯光,交通灯,机械手,温度检测等
上市公司应计盈余管理数据Jones模型集合-包括两种方式(2000-2022年).txt
基于MATLAB平台的PCA的人脸识别系统源代码,含GUI界面
第6题.ipynb
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功