采用74LS192设计4/7进制计数器

preview
共3个文件
doc：1个
ms11：1个
sch：1个
74LS192,4/7进制计数器设计，原理图，仿真图
star 5星 · 超过95%的资源 需积分: 34 107 下载量 83 浏览量 2012-06-25 07:49:27 上传 评论 6 收藏 477KB RAR 举报
资源详情
资源评论
评论 收藏
buwenbin312
  • 粉丝: 2
  • 资源: 3
上传资源 快速赚钱
voice
center-task 前往需求广场，查看用户热搜

相关推荐

rar

4/7进制计数器设计

4/7进制计数器设计：采用74LS192（40192）。 a、数码管显示状态。 b、用开关切换两种进制。 c、计数脉冲由外部提供。 可以直接用multisim仿真，有清晰的电路图
zip

基于74LS192计数器6与7的循环计数

基于74LS192计数器6与7的循环计数
pdf

74ls192芯片所设计的智能计数器设计图纸

采用纯硬件设计，本设计主要是对应用74ls192芯片所设计的智能计数器的设计图纸。
star 4星 · 用户满意度95%
doc

74LS192的功能表

74LS192的功能表 ttl的元器件 低功耗
zip

74ls74做四进制计数器、十进制减法器、一百进制减法器

74ls74（D触发器）做四进制加/减法器、一百/十进制减法器
application/msword

十进制可逆计数器74LS192引脚图管脚及功能表

第一次发，不知道会不会有人下载，这个文档只有，引脚图，管脚名称，很它所实现的功能
star 5星 · 资源好评率100%
application/x-rar

数字电路实验74LS192计数计-加/减法

实现两位十进制数的加计数和减计数，依此类推，可实现n位数的计数
star 4星 · 用户满意度95%
application/octet-stream

置数的二十四进制计数器

置数的二十四进制计数器，简单明了，可以改成两位十进制数的计数器。
rar

JK触发器 设计一个七进制计数器

用JK触发器 设计一个七进制计数器,要求它能自启动。已知该计数器的状态转换图及状态编码
text/plain

数字逻辑实验六十进制

数字逻辑课堂实验练习 用EWB软件模拟 集成电路元件的综合运用
docx

基于74LS192的任意进制计数器的设计 (2).docx

基于74LS192的任意进制计数器的设计 (2).docx基于74LS192的任意进制计数器的设计 (2).docx
star 5星 · 资源好评率100%
pdf

N进制异步计数器设计方法

所谓异步计数器电路，是指其构成的基本功能单元触发器的时钟输入信号不是与触发器在一起的，有的是外输入的脉冲信号，有的是其他触发器的输出，这样当外输入脉冲信号到来的时候，触发器的翻转有先有后，是异步的。 　　1.如何选取每个触发器的时钟信号 　　触发器状态的改变一定要有触发脉冲的触发，因此为每个触发器选取时钟信号的时候，必须满足该触发器所有状态发生变化的时刻，有触发信号的到达。同时对应不变的状态，
rar

十三进制计数器的设计

十三进制计数器的设计 EDA
star 5星 · 资源好评率100%
ms14

224进制计数器设计文件

224进制计数器设计文件
doc

EDA设计二十四进制和六十进制计数器

EDA 可编程逻辑 计数器设计 程序
application/pdf

74LS192中文资料

74LS192中文资料...............................................
doc

6进制计数器

Set下降沿置1，二极管灭，达到清零效果,用于记忆时钟前沿到来时输入的电平,下降沿启动减计数器.
star 5星 · 资源好评率100%
application/pdf

4位二进制加减计数器74191

4位二进制加减计数器74191 4位二进制加减计数器74191
star 5星 · 资源好评率100%
qpf

4进制计数器

4进制计数器
ms10

四位二进制减法计数器

四位二进制减法计数器 电子计数器电路仿真
doc

四位二进制减法计数器正式.doc

1、了解数字系统设计方法 2、熟悉VHDL语言及其仿真环境、下载方法 3、熟悉Multisim环境 4、设计实现四位二进制减法计数器（缺0000 0001 0010） 工作计划与进度安排: 第一周 熟悉Multisim环境及QuartusⅡ环境，练习数字系统设计方法， 包括采用触发器设计和超高速硬件描述语言设计，体会自上而 下、自下而上设计方法的优缺点
star 5星 · 资源好评率100%
doc

60进制计数器设计

60进制的数电制作方法，及一系列注意事项
pdf

实验五、任意进制计数器的设计.pdf

实验五、任意进制计数器的设计.pdf实验五、任意进制计数器的设计.pdf
application/msword

数电74290设计的103进制的计数器

用三个74290十进制和3个数码管组成。
txt

60进制计数器 VHDL设计

60进制VHDL设计文本，
zip

同步六进制加法计数电路(D).zip

本电路实现了同步六进制加法计数器的功能. 本电路的设计是为了给电子时钟模型的设计提供计数支持. 读者应仔细体会设计过程, 以进一步掌握同步时序逻辑电路的设计方法.
pdf

浅谈用74LS90设计任意进制计数器

浅谈用74LS90设计任意进制计数器 pdf文件
star 5星 · 资源好评率100%
rar

74LS192.rar

1. 在基于全加器基础上，增加寄存器和D触发器的结构 2. 可进行无符号数的处理，且可异步复位 3. VHDL代码以及RTL netlist 4. 时序逻辑仿真以及仿真结果分析
star 5星 · 资源好评率100%
doc

verilog语言编写的完整74ls138译码

关于verilog 刚刚学的可以看下 verilog语言编写的完整74ls138译码