没有合适的资源?快使用搜索试试~ 我知道了~
FPGA知识重点 fpga开发.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 25 浏览量
2022-04-22
13:47:06
上传
评论
收藏 223KB PDF 举报
温馨提示
试读
14页
FPGA知识重点 fpga开发.pdf
资源推荐
资源详情
资源评论
FPGA知识重点知识重点
《硬件描述语⾔及FPGA设计》复习要点:
⼀、名词解释
⑴设计⽅法:⾃顶向下和⾃底向上,以⾃顶向下为主要设计。
综合:指的是将较⾼级抽象层次的设计描述⾃动转化外较低层次的描述过程。
1.EDA :电⼦设计⾃动化
2.HDL :硬件描述语⾔
SoC :系统芯⽚
4.ASIC :专⽤集成电路
5.PLD :可编程逻辑器件
6.CPLD :复杂可编程逻辑器件
7.FPGA :现场可编程门阵列
8.LUT :查找表
9.JTAG :联合测试⾏动组
10.ISP :在系统编程
11.IP核:完成某种功能的设计模块
12.逻辑综合:将设计者在EDA平台上编辑输⼊的HDL⽂本、原理图或状态图描述,依据给定的硬件结构和约束控制条件进
⾏编译、优化和转换,最终获得门级电路甚⾄更底层的电路描述⽹表⽂件的过程。
13.设计输⼊:将设计者所设计的电路以开发软件要求的某种形式表达出来,并输⼊到相应软件中的过程。
14.下载:把适配后⽣成的编程⽂件装⼊到PLD器件中的过程
15.FSM: 有限状态机
16.UDP:⽤户⾃定义
17.NS:次态
18.OL:输出逻辑
⼆、填空
1.EDA就是以计算机为⼯作平台,以为开发环境,以者为⽬标器件设计实现电路系统的⼀种技术。
2.在数字电路设计过程中,综合是将软件转化为硬件电路的关键步骤,是⽂字描述与硬件实现的⼀座桥梁。
3.通常,将对CPLD的下载称为编程,对FPGA中的SRAM进⾏直接下载的⽅式称配置。
4.仿真时是否考虑硬件延时分类,可分为仿真和时序仿真。
5.IP核主要包括硬核、固核和软核。
6.当前最流⾏的并且成为IEEE标准的硬件描述语⾔包括和。
7.当前EDA设计中普遍采⽤的⽅法是:⾃顶向下。
8.PLD按照编程⼯艺和编程元件可以分为、、⽤紫外线擦出、点编程⽅式的器件、EEPROM型、闪速存储器(Flash)型和采
⽤静态存储器(SRAM)机构的器件
9.简单PLD包括、、和四类。
10.PLD按不同的内部结构可分为基于乘积项结构的PLD器件和基于
结构的PLD器件,前者的典型代表是CPLD ,后者的典型代是SRAM 。
11.PLD的开发中常⽤的测试技术是:技术。
12.FPGA器件主要有两类配置⽅式:。
13.Cyclone 。
14.写出下图所⽰F0和F1的表达式:F0= 101?A0,F1= A1?A0?A1?A0 。
1.verilog程序都是由模块构成的,每个verilog程序包括4个主要的部分,分别是模块声明、端⼝定义、信号类型声明、逻辑功
能描述。
2. 端⼝是模块与外界连接和通信的信号线,有三种类型,分别是输⼊端⼝、输出端⼝、输⼊/输出端⼝。
3. always过程语句既可以⽤来描述时序电路,也可以描述组合电路。
4. always过程块列表中的敏感信号的表达⽅式有多种:⽤or 连接所有的敏感信号、可以⽤来区分或连接所有的敏感信号和敏
感信号表达式。
5. 调⽤元件的格式是:< 门元件关键字>< 例化门元件名>(输⼊端⼝列表,输出端⼝列表)。
6.⽤verilog描述电路需要注意的是:存盘的⽂件名与Verilog模块名⼀致,⽂件名的后缀是.v 。
1. Verilog 程序由符号包括符串、注释、标⽰符、关键字。
Verilog中的标识符可以是任意⼀组和组合,但标识符的第⼀个字符必须是字母或者“-”。
3. Verilog中的常量主要有如下3种类型:、
4.在整数的书写规则⾥,x(或z)在⼆进制中代表位x(或z),在⼋进制中代表x(或z),在⼗六进制中代表位x(或z),它
代表的宽度取决于
5. 在和之间允许出现空格,除此之外不允许出现空格。
6. 当位宽与进制缺省时表⽰的是
7. 如果定义的位宽⽐实际的位数长,通常在其但如果数最左边⼀位为x(或z),那么就相应地在左边补。如果定义的位宽⽐
实际的位数⼩,
截掉。
8. 实数的表⽰⽅法有和,实数转换为整数的⽅法是五⼊。
9.Verilog有四种基本的逻辑状态,分别是、、、
10. 向量的定义形式为:A=mybyte[6]是对向量A进⾏了赋值,B=mybyte[5:2]是对向量B进⾏了域赋值。⽤这两种形式赋值的时
候应当注意应使等号左右两端的宽度要⼀致。
11. 存储器由⼀组寄存器构成的阵列,⽤verilog定义存储器时,需定义存储器的和
前者表⽰,后者则表⽰。
1.Verilog HDL⽀持三种描述⽅式来设计电路,分别是和数据流描述。
2.能控制端)。
1.根据输出信号的不同,状态机可以分为,前者的输出是当前状态和当前输⼊的函数,后者的输出是输⼊的函数。
2.在状态机的设计中主要包含三个对象为:、
3.在状态机的设计中,常⽤的状态编码⽅式有、编码。
三、单选
1.下列标识符哪些是合法的?(B )
A.$ time B._date C.8sum D.mux#
2.下列哪些整数的书写是合法的?(B D )
A.′da30 B.′o721 C.4′d-4 D.8′b1100_1101_0011
3.如果⽹线型变量说明后未赋值,那么其缺省值为(D )。
A.0 B.1 C.x D.z
4.对于定义reg [7:0] mema [255:0],正确的赋值为(A )。
A.mema[5]=10 B.mema=8′d0 C.1′b1 D.mema[5][3:0]=4′d1
5.对于“a=4′b11001,b=4′bx110”,选出正确的运算结果(BC )。
A.a&b=0 B.a&&b=1 C.b&a=4′bx000 D.b&&a=4′bx000
6.已知“a=1′b1,b=3′b001”,那么{a,b}=(C )。
A.4′b0011 B.3′b001 C.4′b1001 D.3′b101
7.在verilog语⾔中,a=4′b1011,那么&a=(D )。
A.4′b1011 B.4′b1111 C.1′b1 D.1′b0
8、按操作符所带的操作数,操作符分类中不含的类型是(D )
A. 单⽬
B. 双⽬
C. 三⽬
D. 多⽬
1、以下对initial语句的说法中,错误的是___b___
A. 有敏感信号
B. 沿时间轴可重复执⾏
C. 可⽤于描述激励信号
D. 可⽤于对寄存器值
2.以下语句中不可被综合的语句是c
A、if-else
B、always
C、initial
D、assign
3、在下列关联⽅式中不属于元件例化语句的是A、位置关联B、端⼝名关联C、混合关联D、指定关联
4.时间尺度定义为`timescale 10ns/100ps,选择正确答案(c )。
A.时间精度为10ns B.时间单位为100ps C.时间精度为100ps D.时间精度不确定
5.在verilog中定义了宏名‵define sum a+b+c,下⾯宏名引⽤正确的是(B )。
A.out=sum+d B.out=′sum+d C.out=‵sum+d D.都正确
6.在下列程序中,always过程语句描述了⼀个带异步Nreset和Nset输⼊端的上
升沿触发器,从选项中找出括号内应该填⼊的正确答案。
剩余13页未读,继续阅读
资源评论
_webkit
- 粉丝: 30
- 资源: 1万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- n.cpp
- jdk-8u411-windows-x64下载安装可用
- vgg模型-图像分类算法对水果识别-不含数据集图片-含逐行注释和说明文档.zip
- KMP算法(Knuth-Morris-Pratt算法
- vgg模型-python语言pytorch框架训练识别化妆品分类-不含数据集图片-含逐行注释和说明文档.zip
- KMP算法(Knuth-Morris-Pratt算法
- shufflenet模型-基于人工智能的卷积网络训练识别狗的表情-不含数据集图片-含逐行注释和说明文档.zip
- shufflenet模型-python语言pytorch框架训练识别张嘴闭嘴-不含数据集图片-含逐行注释和说明文档.zip
- resnet模型-基于人工智能的卷积网络训练识别面部表情识别-不含数据集图片-含逐行注释和说明文档
- resnet模型-python语言pytorch框架训练识别香蕉品质-不含数据集图片-含逐行注释和说明文档.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功