在当今集成电路（IC）设计领域，特别是在复杂的微处理器和系统级芯片（SoC）中，片上系统互连（On-Chip System Connectivity）技术是确保各个模块之间有效通信的关键要素。本文将围绕Infineon Technologies AG 2019年的“On-Chip System Connectivity.pdf”文档中描述的技术点展开，深入分析其提供的关键知识点。
文档提到了一个核心概念：“TC_Bridge_hardware”，这通常指的是在微处理器或SoC设计中用于连接不同速度和协议的总线之间的桥接硬件。这种桥接硬件有助于不同系统资源之间的数据交换和处理，对于实现芯片内各个组件的协同工作至关重要。
文档中多次提及的“bridge”或桥接技术，是指不同总线间的数据交换和协议适配。在集成电路中，桥接硬件能够将高速总线转换为低速总线，或者实现不同的通信协议之间的转换。桥接技术是设计高性能片上系统时的一个重要部分。
文档内容涵盖了多个部分，其中以下几个标题尤为关键：
4.3 Functional Description（功能描述）
在功能描述部分，文档详细介绍了系统资源互连结构（SRI bus）的功能，包括其64位宽的数据宽度，最高支持4次突发读写操作，以及EDC（错误检测和纠正）功能的实现。该部分内容还强调了SRI总线的原子读改写支持，分组的循环仲裁机制，以及对控制和状态寄存器访问的保护机制。
4.5 S2S Bridge（S2S桥）
S2S桥部分描述了一种在两个SRI总线节点间建立连接的桥接机制。它可能涉及到在相同的物理层上，提供不同系统资源之间点对点的数据传输能力。
4.6 SFI_F2S Bridge（SFI_F2S桥）
SFI_F2S桥接通常是指从系统外设总线（SPB）到系统资源互连结构（SRI）的桥接，提供了一种特定的数据传输路径，使系统外设能够访问系统资源。
4.7 SFI_S2F Bridge（SFI_S2F桥）
SFI_S2F桥接描述了从SRIFabric到BBB（Backbone Bus）SRI互连的桥接方法。这种桥接可能涉及到实现不同总线间的通信，保持数据传输的完整性和效率。
在系统资源互连（SRI）方面，介绍了其具有64位宽的数据路径，支持突发读写操作，以及全面的错误检测与纠正机制。SRI总线支持原子读改写操作，保证了数据操作的原子性。同时，采用了分组的循环仲裁机制，以平衡不同主设备之间的访问权。还提到了对控制和状态寄存器的访问保护，保证了系统的安全性和稳定性。
在高速外设互连（FPI）方面，文档提及了FPI总线作为一种支持系统外设总线（SPB）和骨干总线（BBB）互连的技术，提供了32位宽的数据传输，并且支持各种大小的数据包传输。
此外，还提到了系统资源互连的交叉点对点连接方案，这可能涉及利用crossbar开关等技术，以实现不同节点之间的直接连接，这种结构有助于减少延迟，提高系统整体性能。
对于SRI错误条件，系统设计中包含了检测机制，能够由主设备和从设备检测到错误。错误报告通过报警信号、中断或由CPU捕获的陷阱来实现。文档中提到，对于某些错误，从设备可以通知相应的主设备错误发生，导致当前事务立即终止。而在其他情况下，尽管事务过程中发生了错误，但事务仍会继续进行，但系统会记录这些错误信息。
整个文档展示了复杂的片上系统互连架构的设计细节，从硬件桥接到总线仲裁机制，再到数据传输的完整性和安全性措施，最后到错误检测和处理机制，这些内容对于理解并设计高性能集成电路的系统级架构至关重要。通过这些技术，设计者能够创建出能够高效协同工作的复杂系统，满足现代电子设备对性能和可靠性的严苛要求。
VIP享7折，此内容立减5.97元 
