没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
基于verilog的边沿检测设计源码
基于verilog的边沿检测设计源码
verilog
fpga
边沿检测
按键输入
module
需积分: 34
38 下载量
19 浏览量
2018-08-09
22:51:21
上传
评论
1
收藏
460B
V
举报
温馨提示
立即下载
基于verilog的边沿检测设计源码，包括上升沿和下降沿检测。
资源推荐
资源评论
FPGA图像处理HLS实现sobel边沿检测，提供HLS工程和vivado工程源码
浏览：63
5星 · 资源好评率100%
内容摘要：请看csdn博文 csdn博文链接如下： https://blog.csdn.net/qq_41667729/article/details/128676146 能学到什么？ 1、FPGA视频采集，包括OV5640和HDMI，有纯verilog的i2c控制器配置OV5640和HDMI芯片的寄存器； 2、图像三帧缓存，三帧缓存到DDR3，读写地址错开，保证图像输出稳定无撕裂； 3、了解
边缘检测的verilog代码
浏览：78
4星 · 用户满意度95%
边缘检测的verilog代码，经过编译仿真证明所编代码正确。
基于verilog的DDS设计
浏览：38
设计一个完整的DDS波形发生器模块，可实现频率、相位可调，三种波形。 (1) 模式控制：正弦波／三角波／矩形波 (2) 频率控制：直接设置频率值 (3) ROM表地址长度2^8=256、数据位宽10位 (4) 分辨率优于1Hz
基于FPGA的信号边沿检测和激励文件的，verilog代码。
浏览：10
基于FPGA的信号边沿检测和激励文件的，verilog代码。
vivado中使用verilog实现图像的边缘提取-源码
浏览：3
vivado中使用verilog实现图像的边缘提取_源码
FPGA读取AD芯片AD9238数据并通过VGA波形显示例程Verilog逻辑源码Quartus工程文件+文档说明.zip
浏览：171
5星 · 资源好评率100%
FPGA读取AD芯片AD9238数据并波形显示例程Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module top( input clk, input rst_n, output
VERILOG-边缘检测
浏览：24
使用VERILOG写的硬件代码，边缘检测。。。。。。。。。。
基于FPGA的视频图像处理之sobel算子边缘检测算法的实现
浏览：82
基于FPGA的视频图像处理之sobel算子边缘检测算法的实现
基于FPGA的图像处理方法
浏览：170
4星 · 用户满意度95%
基于FPGA的图像识别常用算法的设计，Sobel边缘检测，肤色识别算法，腐蚀膨胀算法，中值滤波算法，均值滤波
FPGA设计经验之边沿检测
浏览：98
在一个时钟频率16MHz的同步串行总线接收电路里，串行总线波特率为1Mbps。在串行总线的发送端是在同步时钟（1MHz）的上升沿输出数据，在接收端在同步时钟的下降沿对输入数据进行接收采样。在这个接收电路里检测同步时钟的下降沿是必不可少的。假设主时钟-clk，同步时钟-rck，同步数据-data。
基于verilog的通信设计
浏览：100
基于verilog的软件设计和通信程序设计，以及测试
基于verilog的摄像头设计
浏览：75
利用FPGA驱动ov7670，将采集到的视频流存放到SDRAM中，通过VGA进行读取显示，显示分辨率640*480(60hz),经过下板验证，采集图像清晰流畅，达到了基本要求。该工程所有代码全部独立完成。此设计是基于EP4C10F17C8开发板，可直接下板使用。其他开发板只需略做修改就可使用。
基于verilog 的跑表器设计
浏览：17
代码可直接运行，内含测试程序
基于verilog设计的PWM
浏览：149
5星 · 资源好评率100%
基于FPGA设计的verilog语言pwm，占空比可调的PWM,
基于verilog 设计的抢答器
浏览：68
4星 · 用户满意度95%
① 用EDA实训仪的I/O设备和PLD芯片实现电子抢答器的设计。 ② 电子抢答器具有1只主持人按钮和8只抢答选手按钮。 ③ 只有在主持人按钮按下后才开始抢答，当最先抢答的选手按钮按下后，其余选手的抢答按钮被封锁（无效）。 ④ 用EDA实训仪上的1只八段数码管显示抢答选手的序号
matlab-vivado2019.2平台下通过verilog实现图像的sobel边缘提取-源码
浏览：87
matlab_vivado2019.2平台下通过verilog实现图像的sobel边缘提取_源码
Verilog源码.zip
浏览：44
基于FPGA的数字图像处理基础源码，包括形态学变换，边缘检测，色度转换等等
基于FPGA的实时图像边缘检测系统设计.rar
浏览：154
图像矩阵[122 68 117 151 115 141 123 153 87] x方向算子[-1 0 +1 -2 0 +2 -1 0 +1] y方向算子[+1 +2 +1 0 0 0 -1 -2 -1] Gx_temp1 = 117 + 141*2 + 87 = 486 Gx_
基于FPGA和LM75A的测温系统设计
浏览：109
5星 · 资源好评率100%
基于FPGA和LM75A的测温系统设计，测温系统设计。
单bit信号跨时钟域的方法：电平同步器+边沿同步器+脉冲同步器
浏览：150
4星 · 用户满意度95%
单bit信号跨时钟域的三种方法，电平同步器+边沿同步器+脉冲同步器 包含设计代码与测试代码，欢迎反馈
菜鸟初入FPGA之尖峰脉冲和边沿检测
浏览：169
本文章是关于FPGA之尖峰脉冲和边沿检测。
ModelSim仿真图像输入和输出仿真工程
浏览：161
5星 · 资源好评率100%
在modelsim中仿真图像输入输出，用bmp位图作为图像源输入，最后再转成bmp位图输出。
基于Sobel算法图像边缘检测的FPGA实现
浏览：84
针对嵌入式软件无法满足数字图像实时处理速度问题，提出用硬件加速器的思想，通过FPGA实现Sobel边缘检测算法。通过乒乓操作、并行处理数据和流水线设计，大大提高算法的处理速度。采用模块的硬件设计，保证了系统的可移植性和系统的扩展性。最后使用Verilog HDL编程实现算法处理，并用Modelsim和MATLAB进行了仿真和验证。
基于verilog的打地鼠设计
浏览：162
4星 · 用户满意度95%
本系统采用Basys2板为控制主板，用ps2键盘控制打地鼠，VGA显示开机画面，地鼠的出现和等级，失败和胜利画面。每个难度级别对应不同背景音乐，用蜂鸣器播放。用数码管显示当前的分数、命数，并记录最高分。可以直接下板使用。
基于verilog的电子琴设计
浏览：132
4星 · 用户满意度95%
基于verilog的电子琴，欢迎下载
基于verilog的交通灯设计
浏览：174
该代码是基于basys2的开发板，可以直接下载运行，其他开发板只需修改管脚即可使用。
基于verilog的时钟设计
浏览：172
5星 · 资源好评率100%
用veriolg语言实现时钟的功能，在DE2开发板上应用
verylog 错误分析
浏览：66
verylog 错误分析
串口发送Verilog源程序
浏览：107
在这里跟大家分享一个串口发送Verilog源程序，本人测试过，很好用哦。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
fpgaer0630
粉丝: 156
资源:
29
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
npcap-1.79.exe
辨析题 老区(2).pptx
AWSAWSAWSAWSAWS
sentinel服务器软件
车载ETH SOME DOIP XCP测试小工具
Unlocker V4.27 for VMware Workstation Pro/Player 16/17
SeetaFace6人脸特征提取与对比C++代码实现Demo
电赛资源dd.docx
计算机二级资源.docx
第二次作业.ipynb
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
