没有合适的资源？快使用搜索试试~
我知道了~
文库首页
硬件开发
嵌入式
This_is_pci-wishbone_nuclear_and_16450_serial_port_嵌入式/单片机/硬件编程_VHDL_
This_is_pci-wishbone_nuclear_and_16450_serial_port_嵌入式/单片机/硬件编程_...
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
嵌入式/单片机/硬件编程
VHDL
0 下载量
6 浏览量
2021-08-12
06:05:42
上传
评论
收藏
8.04MB
THIS_IS_PCI-WISHBONE_NUCLEAR_A
举报
温馨提示
11.11大促：#9.90
19.90
VIP享9折下载
买1年送3月
这是用pci-wishbone核和16450串口核在xilinx的FPGA上实现的。
资源推荐
资源评论
IN_Port1.tar.gz_嵌入式/单片机/硬件编程_VHDL_
浏览：91
IN port Controller for Globally asynchronous Locally synchronous systems
VHDL编写的PCI代码(PCI2.2兼容).7z
浏览：172
5星 · 资源好评率100%
VHDL编写的PCI代码(PCI2.2兼容).7z
PCI卡硬件设计和驱动开发
浏览：76
4星 · 用户满意度95%
全文详细讲述了PCI卡驱动开发和硬件设计. 重点讲述了使用PLX9052进行硬件设计的全过程.
VHDL程序启动一个PCI总线判优器核心
浏览：113
这个实际思想描述的是一个PCI2.2总线判优器的一个VHDL执行情况（图一）。任何PCI系统都应该有一个或者更过的PCI主控设备。大部分的设备都可以表现成目标主机，但是其中的一个必须是PCI总线发起芯片或者总线主控芯片。通常的，一个微处理器或者高速DSPS可以是PCI主模式也可以是PCI从模式，并且它们可以包括一个PCI判优器。清单一列出了一个简单的VHDL进程。它通过允许根据每个PCI设备被预先
wb_master.zip_Master/Slave_wbmaster_wishbone
浏览：67
描述中提到"this is the wishbone master interface to connect with wishbone slave and a clock module"，这意味着设计中不仅包含了Wishbone主接口，还整合了一个时钟模块。时钟模块在数字电路中起到同步所有操作...
i2c.rar_IIC_IIC vhdl_iic 仿真_iic仿真_wishbone i2c
浏览：186
综合以上信息，这个压缩包提供了从VHDL实现的IIC主设备模型到仿真验证的全套资源，对于理解IIC协议原理、学习VHDL编程以及进行数字电路设计都是极好的学习材料。使用者可以通过阅读和仿真这些代码来深入了解IIC的...
i2c.zip_I2c_master_top_vhdl i2c wishbone
浏览：15
《I2C主控制器在VHDL中的实现与Wishbone接口详解》 I2C（Inter-Integrated Circuit）是一种由飞利浦公司（现NXP半导体）开发的简单、高效的两线式串行总线，广泛应用于微电子设备间的通信。在本项目“i2c.zip”中，...
wb_lpc_latest.tar.gz_And Yet ..._LPC BIT I/O_VHDL DMA_WISHBONE L
浏览：121
Wishbone to LPC (Low-Pin Count) Bridge, includes master and slave modules. Supports 8-bit I/O Read and Write cycles, 8-bit Memory Read/Write cycles, DMA cycles, and up to 32-bit Firmware memory read/.
spdif_wb_tx_rx_ok_spdif_verilog_wishbone_
浏览：118
5星 · 资源好评率100%
标题“spdif_wb_tx_rx_ok_spdif_verilog_wishbone_”暗示了这是一个关于SPDIF（Sony/Philips Digital Interface Format）接口的设计，它使用Verilog硬件描述语言（HDL）实现，并且集成了Wishbone总线协议。...
关于 wishbone 总线
浏览：56
WISHBONE为我们提供了灵活的连接结构，使我们能非常容易的定制自己的所需用途。它通过提供标准的数据交换协议，使用户非常方便进行TEAMWORK，把系统组件化，增加了模块的重用性。节省了二次开发的时间。
PCI硬件工程
浏览：41
PCI硬件工程。里面包含了图纸和代码，希望对你有帮助。
PCI Configuration
浏览：155
PCI configuration部分 中文的 CLASS CODE expansion rom
NI PCI板卡编程资源
浏览：116
4星 · 用户满意度95%
用于NI PCI-4472信号采集卡和NI PCI-5402信号发生卡的编程手册（API 函数说明）。
PCI驱动编程基本框架
浏览：188
PCI驱动编程基本框架
WISHBONE_conmax.zip_wishbone_wishbone_conmax
浏览：149
《深入理解WISHBONE总线技术：基于WISHBONE_conmax的实践解析》 在数字系统设计中，总线扮演着至关重要的角色，它连接并协调各个硬件组件之间的通信。WISHBONE总线协议是开源硬件领域广泛采用的一种标准接口，它为...
I2C.zip_i2c to wishbone_wishbone i2c
浏览：37
5星 · 资源好评率100%
这种设计的应用场景广泛，比如在嵌入式系统中添加新的传感器或者控制外部设备，无需额外的微控制器接口，只需通过Wishbone总线就能与I2C设备通信，大大简化了硬件设计和系统集成。 总结起来，I2C.zip_i2c_to_...
usb.zip_can bus vhdl_depth generate_operation_usb slave_wishbone
浏览：79
USBHostSlave is a USB 1.1 host and Device IP core. – Supports full speed (12Mbps) and low speed (1.5Mbps) operation. – USB Device has four endpoints, each with their own independent FIFO. – ...
NOR--WISHBONE.zip_BIOS code_wishbone
浏览：3
在嵌入式系统设计中，NOR闪存控制器是一个至关重要的组件，用于管理和访问非易失性存储器。WISHBONE是一个开放源代码的片上系统（SoC）互连标准，它定义了系统内各组件之间的通信协议。本知识点主要围绕NOR闪存控制...
ima_adpcm_encoder_latest.tar.gz_VHDL WAV_adpcm vhdl download_ima
浏览：29
This project features a full-hardware sound compressor using the well known algorithm: IMA ADPCM. The core acts as a slave WISHBONE device. The output is perfectly compatible with any sound player .
PCI驱动程序
浏览：52
基于windows xp平台的PCI驱动程序开发源代码
读取PCI插槽上的硬件配置信息
浏览：16
5星 · 资源好评率100%
读取PCI插槽上的硬件配置信息 读取PCI插槽上的硬件配置信息
扩展PCI并口驱动，硬件驱动
浏览：140
4星 · 用户满意度95%
对并口打印设备扩展用硬件驱动，原光盘镜像文件，
基于WISHBONE总线的双向PCI高速传输接口设计
浏览：91
针对目前设计的PCI卡存在传输速度慢、复杂度高和购买PCI核价格昂贵的问题，提出了一种基于WISHBONE总线的PCI接口双向传输设计的新方案。系统采用开源的WISHBONE总线的PCI接口的IP核，设计了基于Xilinx Aritx-7系列FPGA芯片的PCI接口卡，该卡兼容5 V和3.3 V电平；采用DMA（直接内存存取）方式进行高速数据传输。实验表明，设计的PCI接口运行在主模式时，数据传输
Board-design-PCIe.rar_嵌入式/单片机/硬件编程_VHDL_
浏览：129
用于PCI Express™ 架构电路板的设计指南
led_driver.rar_Verilog LED_led Verilog_wishbone_wishbone verilog
浏览：150
在电子设计自动化（EDA）领域，Verilog 是一种广泛应用的硬件描述语言（HDL），用于设计数字系统的逻辑。本项目“led_driver.rar”显然聚焦于使用 Verilog 设计一个LED驱动器，它能够控制LED显示并与其他系统组件...
zpu_wb_top.rar_VHDL/FPGA/Verilog_VHDL_
浏览：134
标题中的"zpu_wb_top.rar_VHDL/FPGA/Verilog_VHDL_"表明这是一个与ZPU（Zeta Process Unit）微处理器相关的项目，它使用了两种硬件描述语言（HDLs）——Verilog和VHDL。ZPU通常是一个开源的RISC处理器核心，设计用于...
ima_adpcm_encoder_latest.tar.gz_IMA ADPCM_IMA-ADPCM_Known_adpcm
浏览：201
This project features a full-hardware sound compressor using the well known algorithm: IMA ADPCM. The core acts as a slave WISHBONE device. The output is perfectly compatible with any sound player
AHB_to_Wishbone_Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览：170
在电子设计自动化（EDA）领域，总线接口是硬件系统中的关键组成部分，它们负责不同模块间的通信。本项目涉及的是从Advanced High-performance Bus (AHB) 总线转换到Wishbone总线的接口设计，这在FPGA或ASIC设计中尤...
CANBUS总线IP核Verilog源码及Testbench测试激励源码.rar
浏览：6
5星 · 资源好评率100%
`ifdef CAN_WISHBONE_IF wb_clk_i, wb_rst_i, wb_dat_i, wb_dat_o, wb_cyc_i, wb_stb_i, wb_we_i, wb_adr_i, wb_ack_o, `else rst_i, ale_i, rd_i, wr_i, port_0_io, cs_can_i, `endif clk_i, .
评论
收藏
内容反馈
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
11.11大促：#9.90
19.90
VIP享9折下载
买1年送3月
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 45
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
Python图片处理：svg标签转png
k8s各个yaml配置参考.zip
DB15-Adapter-BOM - 副本.xls
FileName.zip
HTML转PDF py脚本
旧手机去除导航键三大金刚的工具和方法 minimal-adb-fastboot-v1.4.3
arrow(样本).csv
Python 查看主机IP及mac地址
我的第一个C#小程序之简单音乐播放器1731655933.html
token2024.11.2(3)
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
