这个实际思想描述的是一个PCI2.2总线判优器的一个VHDL执行情况（图一）。任何PCI系统都应该有一个或者更过的PCI主控设备。大部分的设备都可以表现成目标主机，但是其中的一个必须是PCI总线发起芯片或者总线主控芯片。通常的，一个微处理器或者高速DSPS可以是PCI主模式也可以是PCI从模式，并且它们可以包括一个PCI判优器。清单一列出了一个简单的VHDL进程。它通过允许根据每个PCI设备被预先决定的优先权通过PCI总线来执行判优作用。这个PCI判优者的核心界面有33-MHz和66-MHz的PCI系统，支持多达六位PCI总线控制器，支持“总线停泊”，允许一份纯转动判优模式，支持总线等待时间和
