没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
DE2_Default.rar_VHDL/FPGA/Verilog_VHDL_
DE2_Default.rar_VHDL/FPGA/Verilog_VHDL_
共21个文件
v:13个
hex:2个
pof:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
VHDL
0 下载量
45 浏览量
2021-08-12
02:50:11
上传
评论
收藏
262KB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
延时一个 时间通过QUARTUS环境编写VHDL代码
资源推荐
资源详情
资源评论
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:22
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:186
秒表verilog 实现,顶层模块,译码模块,计数模块
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:11
基于vhdl数字密码锁额外负担二十分我饿贫困方
DE2_lab_exercises.rar_VHDL/FPGA/Verilog_VHDL_
浏览:2
5星 · 资源好评率100%
Altera DE2 原装光盘附带 案例教程 手把手教 十个实验 verilog hdl/vhdl
DE2_70_D5M_key_video_encryption.zip_VHDL/FPGA/Verilog_VHDL_
浏览:106
5星 · 资源好评率100%
基于FPGA的视频图像加密系统 DE2_70+TRDB—D5M+VGA
OV7670_FPGA_DE2.rar_VHDL/FPGA/Verilog_VHDL_
浏览:13
5星 · 资源好评率100%
基于Verilog语言的OV7670摄像头驱动,在DE2-115FPGA开发板上实现,显示还有点小问题
DE2_LCM_CCD_detect_b.rar_VHDL/FPGA/Verilog_VHDL_
浏览:134
5星 · 资源好评率100%
本程序基于Altera公司的DE2平台完成仓库的实时监控并对移动的目标进行自动识别和报警的FPGA设计,研究重点就是图像采集和移动目标识别的FPGA实现。采用Altera公司的DC2模版对视频进行采集并将采集到的图像信息进行...
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:72
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
motor-VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:95
步进电机定位控制系统,VHDL程序与仿真
Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:6
实现对文本的检测,实现关键字的过滤,开发工具 ISE14.1以上
VHDL-130example.rar_VHDL/FPGA/Verilog_VHDL_
浏览:67
收集的130例的Verilog语言设计实例,真心奉献,大家一定要努力学习,共同进步。
DE2_CCD.zip_VHDL/FPGA/Verilog_VHDL_
浏览:3
FPGA 上实现VGA控制器 开发平台为altera官方开发板de2开发平台为altera官方开发板de2
FPGA Verilog VHDL DE2_70
浏览:196
4星 · 用户满意度95%
FPGA Verilog VHDL DE2_70
seg7_controller.zip_VHDL/FPGA/Verilog_VHDL_
浏览:79
DE2_70FPGA开发板上实现IP核创建,可以初步理解嵌入式操作系统的使用,尝试软硬结合的运用
ps2_vga.rar_VHDL/FPGA/Verilog_VHDL_
浏览:59
ps2 vga for verilog Altera de2
DE2_70_TV.rar_VHDL/FPGA/Verilog_Unix_Linux_
浏览:161
YUV 信号转化为RGB 色彩信号。采用SDRAN
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:53
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
FPGA.rar_VHDL/FPGA/Verilog_VHDL_
浏览:4
使用VHDL实现的串口通信程序,主要完成利用串口收发数据等功能
GPU_in_VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:21
这是一篇关于在可编程逻辑器件(CPLD)上实现一个8 比特的图形处理器GPU的报告
M.rar_VHDL/FPGA/Verilog_VHDL_
浏览:196
小M序列发生器。序列长度为7。方便修改。
DE2_VGA1.zip_VHDL/FPGA/Verilog_QT_
浏览:145
Altera DE2 VGA显示实验,VGA显示DLA算法模拟
uart.rar_DE2 UART_UART VHDL_uart verilog_verilog Uart
浏览:44
verilog VHDL实现的DE2 uart
part5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:23
Altera DE2 开发板试验2 第5部分VHDL答案
rs232.rar_VHDL/FPGA/Verilog_VHDL_
浏览:112
基于FPGA的rs232串口调试程序,开发板DE2。
Sdram_Control_2Port.rar_Sdram_Control_2Port_VHDL Virtual_de2_sdr
浏览:155
双端口SDRAM控制器,将SDRAM虚拟成两个端口,已经在ALTER DE2开发板的硬件上验证通过,采用Verilog HDL语言编写。
收起资源包目录
DE2_Default.rar
(21个子文件)
DE2_Default
LCD_TEST.v
3KB
DE2_Default.v
16KB
I2C_Controller.v
4KB
Img_DATA.hex
563KB
AUDIO_DAC.v
9KB
SEG7_LUT_8.v
458B
I2C_AV_Config.v
5KB
VGA_Audio_PLL.v
16KB
DE2_Default.pof
2MB
README.txt
1KB
VGA_Controller
Img_DATA.hex
563KB
VGA_Param.h
489B
Img_RAM.v
9KB
VGA_Controller.v
4KB
VGA_OSD_RAM.v
1KB
DE2_Default.qsf
24KB
DE2_Default.sof
821KB
DE2_Default.qpf
951B
SEG7_LUT.v
705B
Reset_Delay.v
233B
LCD_Controller.v
1KB
共 21 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
VS2010之MFC串口通信的编写教程.doc
XX2010年通信管道X期工程项目建议书.doc
后端springboot命令行程序ATM系统
将 IntelliJ IDEA 连接到数据库MYSQL
霸王的大陆[简][V1.4].zip
扫描全能王 6.64.1.2405070000 VIP youre.apk
Torrent-Pro-6(1.8.7)-All-Mod-youarefinished.apk
c++采用Boost方式,搭建服务端、客户端通信
南京邮电大学离散数学实验
27b0a55aa36ed02987252e6e7e28f944.mov
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功