没有合适的资源？快使用搜索试试~
我知道了~
文库首页
硬件开发
嵌入式
seg7_controller.zip_VHDL/FPGA/Verilog_VHDL_
seg7_controller.zip_VHDL/FPGA/Verilog_VHDL_
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
VHDL/FPGA/Verilog
VHDL
0 下载量
173 浏览量
2021-08-11
19:18:02
上传
评论
收藏
17.67MB
ZIP
举报
温馨提示
限时特惠：¥9.90
19.90
DE2_70FPGA开发板上实现IP核创建，可以初步理解嵌入式操作系统的使用，尝试软硬结合的运用
资源推荐
资源评论
indoor3d_sem_seg_hdf5_data.zip
浏览：101
本资源为论文pointnet++语义分割部分的的实验数据集。若有需要做论文复现的可自行取用。 该分享仅用于科学研究，如有侵权，联系删除！
05_seg_test.zip
浏览：19
05_seg_test.zip
fpga程序-37_spi_flash.zip44_seg_ddr.zip
浏览：13
fpga程序-37_spi_flash.zip
face_seg_fcn8s.zip
浏览：152
Deep face segmentation in extremely hard conditions项目的人脸分割模型文件，包括face_seg_fcn8s_deploy.prototxt和face_seg_fcn8s.caffemodel。
Verilog_seg7.zip_led7seg原理图_quartus 7seg_verilog seg7_verilog编程
浏览：25
Quartus的原理图和.v文件混合输入编程
Altera SOPC设计中的IP核(USB AD CAN LCD I2C VGA等)
浏览：23
5星 · 资源好评率100%
altera_avalon_new_sdram_controller// class.ptf em_altera_sodimm.pl em_new_sdram_controller.pl em_sdram.pm altera_avalon_spi// class.ptf em_spi.pl em_spi.pm HAL inc sdk Altera公司FPGA的IP...
Seg_6_FPGA.zip
浏览：88
本工程主要实现多位数码管显示一个计数器的值，相应的博客地址为 https://blog.csdn.net/qq_34020487/article/details/104887939
seven_seg.zip_ISE_verilog 7 segment_verilog 7segment_verilog ISE
浏览：180
Verilog, 7segment, ISE
TinyShopV3.0_data.zip
浏览：81
TinyShop一款电子商务系统（网店系统），适合企业及个人快速构建个性化网上商店。系统是基于Tiny（自主研发）框架开发的，使系统更加的安全、快捷、稳定、高性能。
05_seg_test.rar_VHDL/FPGA/Verilog_VHDL__VHDL/FPGA/Verilog_VHDL_
浏览：119
基于FPGA
SEG7_LUT_8_0.rar_seg7_lut_vhdl DE2
浏览：11
DE2开发平台7段显示VHDL代码，自己针对vilorg翻译成VHDL代码
fpga例子程序源代码-17_seg_static.zip
浏览：56
5星 · 资源好评率100%
fpga例子程序源代码
SEG7_Timer.rar_VHDL/FPGA/Verilog_VHDL_
浏览：73
一个采用数码管显示的数字钟，能设置时间和显示模式的切换
Seg_1_FPGA.zip
浏览：78
本工程主要是实现单个数码管显示0到9，每秒加一。 博客地址为https://blog.csdn.net/qq_34020487/article/details/104887939
SEG7_LUT_8.rar_SEG7_LUT_8_dm9000a vhdl_seg7_lut
浏览：141
terasic的DM9000A模块源码，使用nios2做以太网应用的应该会用到
x7seg_top.zip_7段数码管 VIVADO FPGA_vivado_vivado数码管
浏览：175
5星 · 资源好评率100%
基于EDO1实验板，用vivado编写，实现7段数码管的显示，
Seg4_led.zip
浏览：146
使用时钟中断显示4段数码管的值，这里是编写的可用在Mblock中控制4段数码管的扩展压缩包。包括文中的一些编辑好的代码。
Seg_6_2_2_FPGA.zip
浏览：75
利用模块化的方法，实现六个数码管显示一个数字的功能。该数字在时钟的作用下，按一定的频率自动加一。同时数字前的0不给予显示。博客地址为： https://blog.csdn.net/qq_34020487/article/details/105100608
SEG7_LUT_8.rar_de2_ip core_seg7_LUT_8.V_seg7_lut
浏览：16
DE2板子附带的7段数码管 IPCORE 有兴趣的朋友可以下载
STM32CubeMx6.4.0版本+JRE安装包
浏览：182
5星 · 资源好评率100%
STM32CubeMx6.4.0版本+JRE安装包
KEIL5 常用stm32芯片包下载
浏览：105
5星 · 资源好评率100%
Keil.STM32F0xx_DFP.1.0.0.pack keil.stm32f1xx_dfp.1.0.2.pack keil.stm32f2xx_dfp.1.0.4.pack Keil.STM32F3xx_DFP.1.0.0.pack keil.stm32f4xx_dfp.1.0.5.pack Keil.STM32L1xx_DFP.1.0.0.pack Keil.STM32L4xx_DFP.2
ser2pl64.sys是电脑重要系统文件，主要用于串口转USB，描述：USB-to-Serial Cable Driver
浏览：64
ser2pl64.sys是电脑重要系统文件，字面意思就是64位的串口Pl驱动系统配置文件，如果你的电脑安装PL2303等问题弹出”非旺玖原装的PL2303，请联系您的供货商“或者出现提示信息”ser2pl64.sys丢失“或者“ser2pl64.sys损坏”等错误弹窗信息提示，将会导致电脑出现蓝屏，甚至其他一些未知的问题，影响电脑的正常使用，若要解决这问题，需要重新下载一个ser2pl64.sys
第十五届蓝桥杯嵌入式组省赛完整工程
浏览：82
该工程代码实现了第十五届蓝桥杯嵌入式组程序设计题目要求。
CubeMX，6.11版本
浏览：35
CubeMX，6.11版本
“ 官网 ”最新版-《Arm Compiler 5.06 update 7 (build 960) Lin32》
浏览：35
5星 · 资源好评率100%
最新发布的MDK5.37已经不再安装Arm Compiler 5（ARMCC）编译器了，因为点击魔术棒后，在Target选项卡中选择编译器时，会看到missing:compiler version 5，如果要使用compiler version 5，需要自己安装。 由于官网下载网速比较慢，小立提前下载好并分享给你们。
Keil.STM32F4xx-DFP.2.17.1
浏览：8
Keil.STM32F4xx_DFP.2.17.1
第十四届蓝桥杯省赛电子类嵌入式组完整工程代码
浏览：190
该工程代码实现了第十四届蓝桥杯省赛嵌入式程序设计题的各项要求。
RK3588全套硬件设计资料
浏览：149
5星 · 资源好评率100%
RK3588全套硬件设计资料
Keil5.33的STLink文件
浏览：80
解决烧录闪退
评论
收藏
内容反馈
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
限时特惠：¥9.90
19.90
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
高斯过程回归-经典文章拜读
Java面向对象综合实验，实现拼图游戏.zip
F194基于Springboot + vue实现的学生心理咨询评估系统.zip
基于BP神经网络的碳排放量预测(代码完整，数据齐全)
AICode-IDEA-1.0.5.zip
微信小程序-番茄时钟工具
海藻爆发案例的具体操作代码
Python火车票分析助手.rar
基于BP神经网络的风向预测（代码完整，数据齐全）
基于情绪分析的DEAP数据库
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
