没有合适的资源？快使用搜索试试~ 我知道了~

文库首页开发技术其它sinda_dat.zip_VHDL/FPGA/Verilog_VHDL_

sinda_dat.zip_VHDL/FPGA/Verilog_VHDL_

共16个文件

dbs：4个

dat：4个

vhd：2个

1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）

版权申诉

VHDL/FPGA/Verilog

VHDL

0 下载量 196 浏览量 2021-08-11 21:34:53 上传评论收藏 31KB ZIP 举报

温馨提示

正弦波的设计原理及代码编写，本代码主要用于FPGA芯片EP1c3T144c8

资源推荐

资源详情

资源评论

Singapore-Indian-Development-Association-SINDA-Mobile-Application.:该应用程序主要处理经理所需的功能，即批准请求，发布单个开发学习程序（idlp），通过文本或图形格式查看报告

新加坡-印度发展协会-SINDA-移动应用程序。该应用程序主要处理管理器所需的功能，即批准请求，发布单个开发学习程序（idlp），通过文本或图形格式查看报告。

dados_ambientais_ssa：西班牙国家数据系统研究所（SINDA）。 Este仪表板信息技术代表委员会将在ensino基础教育方面做文章。 Os dadossãode PCDs（Plataformas de Coleta de Dados）或EstaçõesAmbientaisAutomática

dados_ambientais_ssa 达索斯国家立大学研究所（SINDA）。 Este仪表板信息技术代表委员会将在ensino基础教育方面做文章。 Os dadossãode PCDs（Plataformas de Coleta de Dados）或EstaçõesAmbientaisAutomática...

internationalization

internationalization

VHDL.rar_VHDL/FPGA/Verilog_VHDL_

基于vhdl数字密码锁额外负担二十分我饿贫困方

IR.zip_VHDL/FPGA/Verilog_VHDL_

是对9016遥控器解码的一个Verilog程序。

FPGA.zip_VHDL/FPGA/Verilog_VHDL_

特权同学深入浅出玩转FPGA，FPGA入门、精通必备好书

advisor2002软件

5星 · 资源好评率100%

但是ADVISOR设计了开放的软件接口,能与Saber、Simplorer、VisuaDOC、Sinda/Fluint等软件进行联合仿真,为用户改进和拓展其功能提供了方便。　虽然ADVISOR软件也有一些缺陷,例如,它的部件模型都是准静态的(quasi-...

文件管理器

android 手机资源管理器.包含了里面的很多工具,. 可以互相学习.

ActiveMQ+spring

spring 集成 activeMQ的整合项目,项目使用idea 创建 lib 包使用maven ,导入即可使用 ------------------------------------------------------------------------------------------------------------------------...

uart.zip_VHDL/FPGA/Verilog_VHDL_

基于wishbone的 uart 通信设计

projet.zip_VHDL/FPGA/Verilog_VHDL_

program in VHDL realize that a ultrasonic rangefinder: The project consists of three stages:implementation of the "transmitter and ultrasonic receiver" module MSU04 which delivers a pulse width propor

VHDL_BCD28.zip_VHDL/FPGA/Verilog_VHDL_

vhdl code for BCD tranfer to 8 (LED light)

nand_2.zip_VHDL/FPGA/Verilog_VHDL_

在Quartus II中用VHDL语言编写的用真值表来实现的与非门电路程序。

xapp592.zip_VHDL/FPGA/Verilog_VHDL_

5星 · 资源好评率100%

sdi的发送和接收程序，使用XILINX ip核实现

FSM.zip_VHDL/FPGA/Verilog_VHDL_

FSM source–Next state calculation–Output calculation–State transition

fenpinqisheji.zip_VHDL/FPGA/Verilog_VHDL_

实现分频功能，用VHDL语言实现，也可适当改变参数，实现任意分频

xappZYNQ.zip_VHDL/FPGA/Verilog_VHDL_

FPGA实现网络编程，源自赛灵思，很实用，对FPGA的网络学习与参考价值

Qt 5实现串口调试助手（源工程文件、0积分下载）

5星 · 资源好评率100%

基于Qt 5实现串口调试助手，程序仅供参考，修改了之前十六进制接收0xA0--0xFF有误的问题，新增了窗口自适应（ui文件设置栅格），文件详情可看博客链接https://blog.csdn.net/m0_51294753/article/details/121405661。

【SystemVerilog】路科验证V2学习笔记（全600页）.pdf

5星 · 资源好评率100%

SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。目录如下：第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 func

AutoSAR标准协议4.2.2

5星 · 资源好评率100%

AutoSAR标准协议规范4.2.2，里面包含了AutoSAR组织所规定的AutoSAR架构的标准规范协议原文档。对AutoSAR的学习有一定的借鉴意义

收起资源包目录

sinda_dat.zip （16个子文件）

sinda_dat

sinda_dat_t.vhd 3KB

sin_dat.mpf 54KB

sinda_dat.zip 2KB

work

sinda_dat

sinda_dat_arc.dbs 14KB

_primary.dbs 553B

sinda_dat_arc.dat 6KB

_primary.dat 238B

sinda_dat_vhd_tst

_primary.dbs 232B

sinda_dat_arch.dbs 860B

sinda_dat_arch.dat 452B

_primary.dat 125B

_info 1KB

_temp

_vmake 26B

sinda_dat_t.vhd.bak 3KB

sin_dat.cr.mti 2KB

sinda_dat.vhd 6KB

共 16 条

评论收藏

内容反馈

1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）

版权申诉

资源评论

资源反馈

评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~

pudn01

粉丝: 40
资源: 4万+

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

sinda_dat.zip_VHDL/FPGA/Verilog_VHDL_

1.zip_VHDL/FPGA/Verilog_VHDL_

4.zip_VHDL/FPGA/Verilog_VHDL_

VHDL.zip_VHDL/FPGA/Verilog_VHDL_

D.zip_VHDL/FPGA/Verilog_VHDL_

方案二.zip_VHDL/FPGA/Verilog_VHDL_

sindacucar:使用Yarn，Gulp，SASS，Bootstrap和jQuery开发Sindaçúcar网站

Singapore-Indian-Development-Association-SINDA-Mobile-Application.:该应用程序主要处理经理所需的功能，即批准请求，发布单个开发学习程序（idlp），通过文本或图形格式查看报告

dados_ambientais_ssa：西班牙国家数据系统研究所（SINDA）。 Este仪表板信息技术代表委员会将在ensino基础教育方面做文章。 Os dadossãode PCDs（Plataformas de Coleta de Dados）或EstaçõesAmbientaisAutomática

internationalization

VHDL.rar_VHDL/FPGA/Verilog_VHDL_

IR.zip_VHDL/FPGA/Verilog_VHDL_

FPGA.zip_VHDL/FPGA/Verilog_VHDL_

advisor2002软件

文件管理器

ActiveMQ+spring

uart.zip_VHDL/FPGA/Verilog_VHDL_

projet.zip_VHDL/FPGA/Verilog_VHDL_

VHDL_BCD28.zip_VHDL/FPGA/Verilog_VHDL_

nand_2.zip_VHDL/FPGA/Verilog_VHDL_

xapp592.zip_VHDL/FPGA/Verilog_VHDL_

FSM.zip_VHDL/FPGA/Verilog_VHDL_

fenpinqisheji.zip_VHDL/FPGA/Verilog_VHDL_

xappZYNQ.zip_VHDL/FPGA/Verilog_VHDL_

Qt 5实现串口调试助手 （源工程文件、0积分下载）

【SystemVerilog】路科验证V2学习笔记（全600页）.pdf

AutoSAR标准协议4.2.2

最新资源

Qt 5实现串口调试助手（源工程文件、0积分下载）