没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
PCI-Express-Solutions.rar_VHDL/FPGA/Verilog_VHDL_
PCI-Express-Solutions.rar_VHDL/FPGA/Verilog_VHDL_
共1个文件
pdf:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
VHDL
0 下载量
51 浏览量
2021-08-11
21:32:57
上传
评论
收藏
1.28MB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
基于xilinx FPGA的PCIE开发参考文档,非常有参考价值
资源推荐
资源详情
资源评论
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:90
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:76
基于vhdl数字密码锁额外负担二十分我饿贫困方
akila.rar_11-jul_jul-138下载_jul—173_multiplier vhdl_radix-4 boot
浏览:162
Jul 11, 2012 – Design of Efficient Multiplier Using Vhdl - download or read online. ... presents an efficient implementation of high speed multiplier using the array multiplier,shift & add algorithm,.
USB_speed_test.rar_VHDL/FPGA/Verilog
浏览:175
5星 · 资源好评率100%
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。USB双向测速例程。
verilog-usb--protel-design.rar_FPGA USB_USB ip verilog_USB2.0 ve
浏览:88
基于FPGA的usb2.0 ip核设计,所用的语言是verilog
rtc_test.rar_RTC_VHDL/FPGA/Verilog_comby2282_pgl22g_verilog rtc
浏览:108
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。RTC时间实验。
dayuchixiaoyu.rar_VHDL-FPGA-Verilog_vhdl_vhdl游戏_大鱼吃小鱼_小游戏VHDL
浏览:94
5星 · 资源好评率100%
用硬件描述语言写的小游戏(大鱼吃小鱼),比较简单
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:120
秒表verilog 实现,顶层模块,译码模块,计数模块
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:131
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
GPU_in_VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:55
这是一篇关于在可编程逻辑器件(CPLD)上实现一个8 比特的图形处理器GPU的报告
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:20
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
M.rar_VHDL/FPGA/Verilog_VHDL_
浏览:119
小M序列发生器。序列长度为7。方便修改。
ref-sdr-sdram-vhdl.rar_FPGA SDR_FPGA VHDL_SDR vhdl _VHDL FPGA SD
浏览:180
FPGA连接SDRAM的源程序,VHDL语言实现,功能基本完全。应用效果好。
VHDL-和-Verilog-HDL-的区别.rar_between_vhdl
浏览:29
The difference between VHDL and Verilog HDL.
FPGA-OFDM-VHDL-.rar_fpga ofdm_ofdm fpga_ofdm vhdl_ofdm系统的fpga_
浏览:67
基于FPGA的OFDM信号传输系统VHDL源码,可作相关工作人员的参考
UART.rar_VHDL-FPGA-Verilog_fpga_uart
浏览:123
Verilog实现UART数据收发,晶振默认50MHz,波特率默认9600
FPGA.rar_VHDL/FPGA/Verilog_VHDL_
浏览:120
简单的三人表决、一位全加器、三八译码器的VHDL语言的实现
Verilog.rar_VHDL/FPGA/Verilog_VHDL_
浏览:21
实现对文本的检测,实现关键字的过滤,开发工具 ISE14.1以上
PCI_Master.rar_VHDL/FPGA/Verilog_VHDL_
浏览:155
3星 · 编辑精心推荐
pci协议主模块开发实用代码, 适合初级学习者使用 很不错
motor-VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:110
步进电机定位控制系统,VHDL程序与仿真
VHDL-130example.rar_VHDL/FPGA/Verilog_VHDL_
浏览:54
收集的130例的Verilog语言设计实例,真心奉献,大家一定要努力学习,共同进步。
rs_204_188----v1.0.rar_RS码verilog_rs verilog_rs vhdl_rs编码 verilo
浏览:79
5星 · 资源好评率100%
RS 编码和解码Verilog Code, 实现了RS(204,188)的编码和译码;
8bit-Shift-and-Adder--multiplier.rar_VHDL实现乘法器_multiplier vhdl_
浏览:88
8位乘法器,经移位相加算法来实现的,用的VHDL语言
push-pull--vhdl.rar_push_vhdl游戏_拔河
浏览:142
vhdl 拔河,实现二人游戏,谁先到达终点谁赢
VHDL-AUTOMATIC-FAIR-COLLECTION.rar_vhdl 地铁_地铁
浏览:83
基于VHDL的地铁售票系统,可以实现票数输入以及找零功能
0-HDL-5HighPassFirFilter-master_FIR滤波器_VHDL/FPGA/Verilog_verilog
浏览:190
FIR滤波器,verilog编写,可以正常使用,很好
收起资源包目录
PCI-Express-Solutions.rar
(1个子文件)
PCI Express Solutions.pdf
2.18MB
共 1 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于simulink的PLL锁相环系统仿真【包括模型,文档,参考文献,操作步骤】
基于EM-GMM模型的目标跟踪和异常行为检测matlab仿真【包括程序,注释,参考文献,操作步骤,说明文档】
2109010044_胡晨燕_选课管理数据库设计与实现.prj
帕鲁介绍的PPT备份没什么好下的
demo1-202405
两种方式修改Intel网卡MAC地址
服务器搭建所需资源:static文件夹
Vue02的源码学习资料
Python 程序语言设计模式思路-行为型模式:访问者模式:在不改变被访问对象结构的情况下,定义对其元素的新操作
Vue01的相关代码资料
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功