没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
FPGA-step-by-step.rar_VHDL/FPGA/Verilog_PDF_
FPGA-step-by-step.rar_VHDL/FPGA/Verilog_PDF_
共1个文件
pdf:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
PDF
0 下载量
96 浏览量
2021-08-11
21:29:02
上传
评论
收藏
612KB
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
FPGA入门图文教程,主要介绍Altera的入门级程序。
资源详情
资源评论
资源推荐
收起资源包目录
FPGA-step-by-step.rar
(1个子文件)
FPGA step by step.pdf
785KB
共 1 条
1
评论0
去评论
1 .rar_VHDL/FPGA/Verilog_Verilog_
浏览:11
5星 · 资源好评率100%
设计一个信号赋值逻辑电路,在时钟信号上升沿到来时将4位信号a赋值给4位信号b,同时将信号b的原始值赋值给信号c
step.rar_VHDL/FPGA/Verilog_VHDL_
浏览:62
电机控制,控制步进电机的自动运行,需配合单片机应用
7.rar_VHDL/FPGA/Verilog_PDF_
浏览:23
introdction to mav using Filed Programmable Gate Array(FPGA)
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:99
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
rtc_test.rar_RTC_VHDL/FPGA/Verilog_comby2282_pgl22g_verilog rtc
浏览:60
基于FPGA,硬件平台:ALINX与PANGO合作的PGL22G开发板,软件平台:PDS。描述语言:verilog。RTC时间实验。
qpsk.rar_QPSK_qpsk vhdl_qpsk vhdl_vhdl qpsk_vhdl/qpsk
浏览:185
基于vhdl的qpsk算法研究与性能测试
dpll.rar_DPLL_DPLL VHDL _DPLL verilog_dpll verilog code_loop
浏览:22
All Digital Phase-Locked Loop verilog source code
CPU.rar_cpu_cpu vhdl_cpu设计Verilog_verilog设计CPU_vhdl cpu
浏览:130
以前在学校里的课程设计,使用verilog编写的一个CPU程序,可以下板子
FPGA.rar_VHDL/FPGA/Verilog_VHDL_
浏览:179
AlteraFPGA的选型及开发,FPGA型号命名规则等等
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:69
基于vhdl数字密码锁额外负担二十分我饿贫困方
256fft.rar.gz_CLB VHDL_fft 256 fpga_fft and VHDL_fft fpga_radix-
浏览:9
• FFT for 10 bit data and coefficient width is calculated on Xilinx XC4SX25-12 FPGA at 250 MHz clock cycle, and on Xilinx XC5SX25-12 FPGA at 300 MHz clock cycle, respectively. • FFT unit for
sd.rar_SD_SD vhdl_fpga 数码相框_sd verilog_数码相框
浏览:183
一个基于verilog的数码相框的实现,全是verilog写的,里面包括一个sd驱动的文件系统
8051core-Verilog.rar_8051_8051 fpga_8051 vhdl fpga_fpga 8051 ver
浏览:143
8051的verilog内核,fpga里实现8051的话用得上
DPLL.rar_DPLL_DPLL vhdl_DPLL VHDL _DPLL fpga vhdl
浏览:181
基于VHDL语言的DPLL电路的设计,给出了设计方案和部分源代码
VHDL-和-Verilog-HDL-的区别.rar_between_vhdl
浏览:160
The difference between VHDL and Verilog HDL.
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:91
秒表verilog 实现,顶层模块,译码模块,计数模块
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:165
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:118
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
kuopin.rar_VHDL的扩频_kuopin.rar_扩频_扩频 VHDL_扩频通信
浏览:62
扩频通信接收机关键技术的FPGA实现.CAJ
Proj.rar_Verilog_232_vhdl串行通信
浏览:176
verilog/vhdl 串行口232通信程序-Spartan3E开发板调试通过
core51_VHDL.rar_51内核_core51_VHDL.rar_vhdl_vhdl core_vhdl51单片机
浏览:78
VHDL写的51单片机内核,实现51的全部工能,学习开发FPGA的参考资料。
ltc1196.rar_ tlc11_TLC1196 _http://5510a./_vhdl_vhdl 模块
浏览:76
TLC1196串行AD控制模块,可以实现对电压的信号采集,并以串行的方式传送到FPGA中
fpga-verilog.zip_FPGA verilog_audio fpga_fpga音频_音频 VHDL_音频 veri
浏览:97
基于fpga-verilog的音频设计,实现音频功能
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
h3c实验在这个实验中,可以通过H3C的模拟器进行VLAN的配置,包括Access、Trunk和Hybrid模式的配置 .rar
使用redis构建简单的社交网站.rar
分布式锁与信号量.rar
NX二次开发uf6500 函数介绍
链接器(Linker)是一个在软件开发过程中至关重要的系统程序.rar
VHDL是一种用于描述电子系统(特别是数字系统,如微处理器、数字信号处理器和逻辑电路)的硬件描述语言(HDL).rar
halcon检测倾斜数据码
redis命令实践.rar
vue开发教程.rar
Docker nginx镜像
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0