USB2.0.rar_VHDL/FPGA/Verilog_VHDL_
版权申诉
5星 · 超过95%的资源 190 浏览量
2021-08-11
16:15:27
上传
评论
收藏 215KB RAR 举报 
USB2.0.rar （65个子文件） 
完整的用VERILOG语言开发的USB2.0 IP核源代码，包括文档、仿真文件 USB2.0的IP核，包含文档和Verilog源码 usb_funct rtl CVS 
Root 13B Entries 14B Repository 14B verilog usbf_rf.v 49KB usbf_top.v 17KB usbf_pl.v 13KB usbf_wb.v 7KB usbf_mem_arb.v 5KB usbf_ep_rf.v 12KB usbf_idma.v 12KB usbf_ep_rf_dummy.v 5KB usbf_defines.v 9KB CVS Root 13B Entries 714B Repository 22B usbf_pa.v 8KB usbf_utmi_ls.v 16KB usbf_crc16.v 5KB usbf_utmi_if.v 6KB usbf_pd.v 12KB usbf_crc5.v 4KB usbf_pe.v 27KB sim rtl_sim bin CVS Root 13B Entries 2B Repository 26B CVS Root 13B Entries 20B Repository 22B run CVS Root 13B Entries 2B Repository 26B CVS Root 13B Entries 14B Repository 14B doc 
README.txt 1KB
usb_doc.pdf 314KB CVS Root 13B Entries 135B Repository 14B STATUS.txt 2KB bench CVS Root 13B Entries 14B Repository 16B verilog CVS Root 13B Entries 2B Repository 24B syn log CVS Root 13B Entries 2B Repository 18B bin read.dc 2KB CVS Root 13B Entries 173B Repository 18B design_spec.dc 741B lib_spec.dc 1KB comp.dc 4KB CVS Root 13B Entries 40B Repository 14B out CVS Root 13B Entries 2B Repository 18B run CVS Root 13B Entries 2B Repository 18B
pudn01
- 粉丝: 40
- 资源: 4万+
最新资源
- Screenshot_20240522_084328_com.tencent.mm.jpg
- 附件计算机专业课选课说明-1.xlsx
- 基于TypeScript的ahousepet-admin-web管理系统设计源码
- 《广东开放大学学习指引》期末考核要求0522.zip
- mkl-2021.1.1-py2.py3-none-macosx-10-15-x86-64.whl
- mkl-2018.0.3-py2.py3-none-manylinux1-x86-64.whl
- halcon实现两幅图像相减
- mkl-2021.3.0-py2.py3-none-manylinux1-x86-64.whl
- IAR9.3主题配置，包含字体颜色等
- 才从简来.apk
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
评论1