没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
MicroExp3.rar_VHDL/FPGA/Verilog_C++_
MicroExp3.rar_VHDL/FPGA/Verilog_C++_
共2个文件
c:2个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
0 下载量
131 浏览量
2021-08-11
13:30:42
上传
评论
收藏
901B
RAR
举报
温馨提示
限时特惠:¥9.90
19.90
Experiment 3 Programs
资源推荐
资源详情
资源评论
1 .rar_VHDL/FPGA/Verilog_Verilog_
浏览:88
5星 · 资源好评率100%
设计一个信号赋值逻辑电路,在时钟信号上升沿到来时将4位信号a赋值给4位信号b,同时将信号b的原始值赋值给信号c
3.rar_VHDL/FPGA/Verilog_VHDL_
浏览:43
秒表verilog 实现,顶层模块,译码模块,计数模块
1.rar_VHDL/FPGA/Verilog_VHDL_
浏览:7
计数显示电路。由十进制计数器模块(BCD_CNT)、分时总线切换电路模块(SCAN)和七段显示译码器电路模块(DEC_LED)构成。输入端口为为十进制计数器时钟clk,异步复位清零信号reset,分时总线切换电路时钟clkdsp。在reset信号为1时,电路复位不工作;在reset信号为0时,在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码
M.rar_VHDL/FPGA/Verilog_VHDL_
浏览:140
小M序列发生器。序列长度为7。方便修改。
Example-8-1.rar_asic_fpga_system verilog_芯片 hdl
浏览:4
我的观点是Verilog和VHDL对于高手而言各有利弊,Verilog感觉更适合于RTL(寄存器传输级)的描述,而VHDL更适于System级的建模。 但是初学者强烈建议学习Verilog,更容易入手些,但是学习过程中一定要注意下面一点,...
SignalTapII学习笔记.rar_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_
浏览:119
5星 · 资源好评率100%
学习fpga的工具signaltap软件使用说明书,好工具
实战训练2 基于verilog按键消抖设计.rar_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_
浏览:124
实战训练2 基于verilog按键消抖设计
2.zip_VHDL/FPGA/Verilog_C++_Builder_
浏览:134
手把手教你学CPLD/FPGA设计(二)Taught you learn CPLD / FPGA Design (B)
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
浏览:54
基于vhdl数字密码锁额外负担二十分我饿贫困方
5.rar_VHDL/FPGA/Verilog_VHDL_
浏览:117
4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法
Q.rar_VHDL/FPGA/Verilog_VHDL_
浏览:198
求模程序。。没有调用ip核,根据数学算法,逼近的思想,来编写的求模程序
Verilog.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:167
一本很好的学习FPGA的资料,主要讲verilog语言。
zedboard.rar_VHDL/FPGA/Verilog_C++_Builder_
浏览:105
zynq开发源文件 verilog开发,如何应用zedboard
实战训练36 FPGA电子琴.rar_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_
浏览:122
5星 · 资源好评率100%
FPGA电子琴,用代码实现琴的功能,挺有意思的。可供学学娱乐
8X8LED_verilog_fpga.rar_VHDL/FPGA/Verilog_C++_Builder_
浏览:112
8*8的LED 用VERILOG 写的FPGA,程序,这可是用在最近的项目中,下载用在最近的项目中,请标明出处!
20110126113917873.rar_VHDL/FPGA/Verilog_C++_Builder_
浏览:36
A/D转换芯片TLC2543的verilog编程,根据TLC5243的datasheet编写,程序简单,结构清晰,可以借鉴应用
FPGA.rar_VHDL/FPGA/Verilog_VHDL_
浏览:22
AlteraFPGA的选型及开发,FPGA型号命名规则等等
VHDL-zhengtongbutiqu.rar_VHDL/FPGA/Verilog_VHDL_
浏览:163
基于VHDL帧同步提取建模与设计 该设计主要是在一帧数据的前后插入巴克码
spi42.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:92
该代码是为了配合VERILOG的测试,用C++模拟SPI4.2接口的时序功能,需要编译成.dll配合verilog仿真工具一起使用。
DDR2_SDRAM操作时序.rar_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_
浏览:12
DDR2_SDRAM操作时序,介绍的很详细,不错
linkrev.rar_VHDL/FPGA/Verilog_C++_
浏览:181
实现link传输,ts201和fpga的通信功能
85.rar_VHDL/FPGA/Verilog_C/C++_
浏览:3
逐次逼近的VHDL开平方算法
CCPRRIzipP.rar_VHDL/FPGA/Verilog_Visual_C++_
浏览:167
一种基于CPRI标准的WCDMA NoddeB射频光纤拉远接口FPGA设计.pdf
收起资源包目录
MicroExp3.rar
(2个子文件)
Program1.c
617B
Program2.c
2KB
共 2 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
win10/11 更新禁用/开启
IMG_3534.CR2.cr2
FileZilla客户端
删除win10/11安全中心
端午节活动前端代码 dragon
Screenshot_20240601_123444.jpg
Screenshot_20240601_175211.jpg
Screenshot_20240601_175801.jpg
Screenshot_20240601_175933.jpg
Screenshot_20240601_175942.jpg
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功