入门资料，sv的pdf，包括sv，Verilog，协议_SV协议资源-CSDN文库

需积分: 10 106 浏览量 2022-10-16 23:03:55 上传评论收藏 36.92MB PDF 举报

资源详情

资源评论

资源推荐

木秀于林,冲迎风霜 --

每天积累一点点

1

/

1226

VCS 篇

基本选项及命令介绍

Vcs 选项里面通过 –v 加库，-f file_list(该文件里面为 rtl 代码或测例)，

或直接加.v/.sv 文件时，需要注意，文件内容一定为 module …end 或

program…endprogram 或 package…endpackage 格式，如果是

task ,function,class 则必须包含在上述模块内，如果是以-v 方式加入文件，

无法在 verdi 中 trace 到内部信号

1．编译项+vcs+initreg+random 可以给所有的寄存器和 memory 赋一个随

机的初始值，也可以设置为 0 或 1，指的是变量设置为 reg 类型（wire,bit

等不会被初始化），在编译选项需要加上+vcs+initreg+random，运行选

项加上+vcs+initreg+0/1/random,最后 reg 类型的变量将是运行选项的

值 0/1/random；注意：当使用了上述+vcs+initreg+选项，如果在最开始

又对某个 reg 类型的变量赋一个取反的值，则这时会有一个 0 宽度的脉

宽

2． +vcs+initmen+random(0|1|x) 初始化存储器和多维数组；--用于前仿

真

3．compier 选项先+tc 再加 tb，由于编译的顺序，可以在 tc 中改变 tb 中的

一些 define 或预先 define,所以在 tb 中的 define 要求加上 ifndef 的

判决

4．如何单步运行，定位无限 0 延时的循环：当仿真时间没前进，但Δt 时间

在进行，这一般是存在延时为 0 的循环，则可以通过逐行运行来调试使

用 ctrl+c 停止仿真，在 run,重复该动作，会显示运行的语句,不能+RI

编译后立即运行，要采用 2 步法，先 complie 然后在 simv。选项要加

-debug_all

5．FSDB 转 VCD 的方法

用法： fsdb2vcd fsdb_fname [-o vcd_file_name] [options]

参数选择：

剩余1225页未读，继续阅读

评论0

内容反馈

NobleGasex

粉丝: 287
资源: 45

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip