FPGA实现任意小数分频-Verilog

分数分频实现基本上都是靠吞脉冲方法实现，如5/2分频，就可以分成一个2分频，一个3分频接替出现，这样（2+3）/2就是5/2分频。下面以68/9为例介绍下怎么计算。 68=9*7+5，即商为7，余数为5。可以推出68/9分频，可以看成5个8分频和4个7分频，即（5*8+4*7）/9=68/9。这个7分频和8分频中的数字7和8就是从商中得出来的。那5个8分频和4个7分频中的数字5和4就是从余数中出来的，5是余数，4是（9-5）。 分子：numerator。分母denominator。商quotient。余数remainder。（翻译不是很准确，表达下意思就行了，呵呵）。 numerator=quotient*denominator+remainder.那么numerator/ denominator分频就可以通过remainder个（quotient+1）分频和（denominator-remainder）个quotient分频组成。 具体请参看附件。