没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
uart verilog
uart verilog
共5个文件
v:5个
uart
verilog
5星
· 超过95%的资源
需积分: 10
12 下载量
132 浏览量
2012-08-13
10:47:45
上传
评论
1
收藏
19KB
ZIP
举报
温馨提示
立即下载
分模块设计,使用modelsim 仿真过,可以实现正确的收发功能,源代码都很齐全。
资源推荐
资源详情
资源评论
verilog uart
浏览:88
4星 · 用户满意度95%
欢迎分享,uart计数的开发与应用,适合初学者使用,语言简单清晰。
verilog uart
浏览:155
verilog uart 串口程序,赛灵思的开发板,我买的书上的例程
verilog实现的uart
浏览:173
4星 · 用户满意度95%
verilog的串口程序,可以实现波特率的改变。没有使用状态机。
uart_verilog
浏览:168
4星 · 用户满意度95%
uart串口通信的verilog HDL 设计 希望对各位网友有帮助
uart的verilog代码
浏览:101
用verilog写的uart代码 适合初学者练练手 工程已经建好了
UART verilog
浏览:170
UART verilog
uart verilog源码与testbench
浏览:140
3星 · 编辑精心推荐
简单的uart verilog源码,没有奇偶校验位,1bit停止位,8bit数据位,MSB先。实际测试通过。可在此基础上修改自己需要的uart源码
UART verilog仿真实现
浏览:193
4星 · 用户满意度95%
UART verilog仿真实现 仿真功能实现
串口 UART Verilog 源代码(三个)
浏览:32
前段时间要用的,在这里没找到,代码都是网上找来的,一共有三个实现代码,很有用噢。 我自己改进了一个下次再发吧 网上 , 源代码
uart.rar_Verilog uart_uart verilog_verilog Uart_中断 uart
浏览:22
5星 · 资源好评率100%
UART verilog 代码, 内置CPU接口方式,支持2线制和流控4线制。支持轮训和中断方式。
verilog uart模块
浏览:96
verilog 写uart模块,例化时可以配置模块时钟与波特率时钟,内部集成了晶振--波特率计数器偏差校正部分(通过最小边沿校正),校正范围-10%~10%,接收部分使用7点采样。 例化示例: uart #( .freq_clk(24), .freq_baud(57600) ) m1( .clk(24m), .reset_n(reset_n), .tx(uart_tx1), .rx
uart源码-verilog
浏览:163
4星 · 用户满意度95%
支持uart协议RS232/422/485;verilog语言设计;支持任意比特率;滤除毛刺,时钟误差兼容理论值2.7%
verilog uart 实例
浏览:22
5星 · 资源好评率100%
2008年最新verilog uart 实例,含有工程文件及详细说明
uart.zip_uart verilog
浏览:83
Verilog 编写全双工UART input clk, // 这个模块的主时钟 input rst, // 同步复位信号 input rx, // 串口接收端口 output tx, // 串口发射端口 input transmit, // 发送信号 input [7:0] tx_byte, // 发送的字节
UART Verilog (串口通信Verilog HDL代码)
浏览:13
5星 · 资源好评率100%
UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。
Altera_uart_Verilog.zip_altera uart_uart verilog_uart verilog Al
浏览:132
FPGA/CPLD应用,uart的Verilog HDL原码
uart_verilog.rar_uart verilog_uart verilog_uart_verilog_uart的ve
浏览:6
uart串行口,用Verilog编写的.供大家参考
黑金 AX309 FPGA uart verilog程序
浏览:17
黑金 AX309 FPGA uart verilog程序,串口收发程序。。。。
LIP4101CORE_uart.rar_baudgen_uart verilog
浏览:174
UART Verilog sourc code
uart verilog code
浏览:21
5星 · 资源好评率100%
基于ARM架构的APB接口下的UART接口,含有DMA接口,已经测试成功
verilog
浏览:185
verilog中文教程
verilog uart rtx
浏览:77
1.这是一个串口收发程序,亲测稳定性强, 2.使用verilog编写,8位数据,无校验 3.具有时钟中间对齐功能
1_verilog_
浏览:100
单周期cpu,使用verilog编写的的单周期cpu支持......等功能
串口 uart verilog FPGA
浏览:89
串口 uart verilog FPGA可直接使用
uart.rar_uart_uart verilog_verilog uart_verilog Uart
浏览:139
Verilog,实现Uart的收、发功能
Uart.rar_in_uart_uart verilog_uart verilog code
浏览:27
UART source code in verilog
uart.rar_UART verilog_uart in verilog_uart verilog_verilog DD
浏览:158
4星 · 用户满意度95%
verilog写的与电脑通信的uart,我实验过了,一切都很好,工作很好
UART.rar_ verilog uart_Verilog uart_uart verilog_verilog Ua
浏览:154
verilog设计的UART事例,适合于初学者
收起资源包目录
Re_你好.zip
(5个子文件)
fifo.v
5KB
textbench.v
2KB
chuankou1.v
3KB
rcv.v
4KB
trans.v
4KB
共 5 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
血红色
2013-05-13
常用的UART,必须能用verilog实现
stonesliu
2012-10-26
简洁实用,在FPGA上只实现了tx端口,没问题~!
myhcococo
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
臻识车牌识别TcpForJava推送
docker 24.0.5 离线安装
obsidian Self-hosted LiveSync同步插件
期末考试.py
Fire Smoke - Dynamic Nature v1.2.3 (May 14 2024).unitypackage
asdasdasdasdasdasdasd
华夏车牌识别V85,V86自定义控件
关于数据库系统概论.md
MyClassTest.java
comBlackTech【C#操作COM组件的黑科技!】.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功