宜宾学院VHDL课程作业16并行输入转16位同步串行输出

preview
共3个文件
qpf：1个
vhd：1个
vwf：1个
VHDL
需积分: 48 11 下载量 78 浏览量 2013-01-22 11:52:30 上传 评论 2 收藏 3KB RAR 举报
CaptainRES
  • 粉丝: 1
  • 资源: 3
上传资源 快速赚钱
voice
center-task 前往需求广场，查看用户热搜

相关推荐

text/plain

vhdl并行转串行输出

这是一个8位并行转串行，加奇偶校验位.最高平率没有测过
star 5星 · 资源好评率100%
c

74HC165并行转串行输出.c

51实现74HC165并行转串行输出
application/x-rar

vhdl实现串并转换和并串转换 包含代码

使用了vhdl语言实现了数据的串并转换，以及并串转换，包含代码，代码易懂，适合初学者学习。
star 5星 · 资源好评率100%
rar

VHDL 含并行置位的移位寄存器

VHDL 含并行置位的移位寄存器，使用VHDL语言
application/x-rar

12位和16位串行DA上位机控制软件和单片机源代码

概述： 这是一个项目里面包含DA芯片控制软件的部分源代码和软件。 -------------------------------------------------- 基本原理介绍： 上位机通过串口向单片机发送DA的控制字，单片机通过SPI接口对DA进行控制。 实现的功能是：在上位机上用户界面上设置一个电压值，DA对应的输出正确的电压。 ------------------------------
star 4星 · 用户满意度95%
rar

serialToParallel_串行数据转并行数据_vhdl_

用于串行数据转并行数据的VHDL代码，可参考，欢迎下载
star 5星 · 资源好评率100%
zip

EDA数字系统设计与VHDL课程大作业

EDA数字系统设计与VHDL课程大作业 数字频率计设计报告和源码
star 5星 · 资源好评率100%
rar

hh.rar_串行输入并行输出 VHDL

串行输入并行输出 用vhdl语言描述的 有源代码主打色
text/plain

vhdl 并行加法器

用vhdl语言，实现并行加法器，并用到元件列化的方法。
pdf

液晶LM3228

LM3228资料，全英文的！
star 3星 · 编辑精心推荐
DSN

2*20串行字符液晶演示

2*20串行字符液晶演示实验，protues仿真图，简单易学，一学就会，特别适合初学者
zip

VHDL语言入门教程

这本入门教程书对于刚开始学VHDL的新手来说，讲解比较详细，非常适合入门！
pdf

VHDL语言入门教学

VHDL入门级简介，适合刚接触的使用
zip

VHDL 教程资源

新手QUARTUS II VHDL入门，包含基础的教程和许多精品程序
rar

基于vhdl的串行，并行数码管

里面有两个文件，led为串行数码管（外接ls595），led2为并行数码管（就是通常用的），6位显示。data_in为输入端，端口每4位为要显示的一个数，0000到1001为要显示的0到9，其他情况为该位的数码管不亮，一共24位。...
rar

位同步提取程序（vhdl）

使用VHDL编写的基于CPLD的位同步提取程序（类似CDR)
application/x-rar

用状态机将并行数据转换为串行发送(VHDL)

在设置启动位后数据串行输出。输出的是正负脉冲，即高电平通过一个外部管脚输出，低点平通过另外一个管脚输出。再配合相应的外部电路，就可以输出正负极性的脉冲了。还附有原理图，很超值的！！！
star 5星 · 资源好评率100%
rar

crc16_8bit.v.rar_CRC16 verilog_CRC16 VHDL_CRC16并行_Verilog crc_v

利用verilog硬件描述语言编写的8为并行输入的常crc校验模块。hdlc子模块
star 5星 · 资源好评率100%
application/x-rar

VHDL编写的16位CPU

VHDL编写的16位CPU,本人也在学习中欢迎交流
star 5星 · 资源好评率100%
doc

串行序列信号延时测试系统

串行序列信号延时测试电路的功能是，由本测试系统送出一串串行序列信号，该串行序列信号送出后经过线路传输产生一定时间的延迟再返回到本系统，系统收到信号后判断是否为本系统发送的信号，若是，则同时测量出信号在传输过程中延迟的时间并显示出来
txt

零比特插入

零比特插入，在遇到和帧定界符一样的比特组合时所采取的有效方法
rar

bank thread bank threads

基于java 的线程的应用，简单的银行系统，可实现账户转账，需要输入参数才可运行，含文档说明
docx

基于vhdl的串行发送器，状态机编写

设计一个串行数据发送器。并行8位数据‘Z’载入发送器后，通过串行口‘X’输出。具体要求如下 1、信号‘load’用来指示数据载入是否完成。当load变为1时，说明数据Z已经载入完成。当load变为0时开始发送数据。 2、Z的低位先发送 3、在发送Z之前先发送起始位‘0’ 4、Z发送完毕后，再发送奇偶校验位，（设计位偶校验位，即发送的8位数据+奇偶校验位9位数据‘1’的个数为偶）；然后再发送结束位‘
jpg

D8120数据寄存器图标 硬件开发很适合初学者

D8120 寄存器图标 D8120 寄存器图标D8120 寄存器图标D8120 寄存器图标
txt

基于VHDL的16位ALU简易设计

基于VHDL的16位ALU简易设计，可完成基本的加减、带进位加减、或、与等运算。
doc

VHDL课程设计报告

vhdl课程设计报告 包含源程序 程序论证 结构框图 vhdl语言 实验分析
star 4星 · 用户满意度95%
docx

2014数字系统设计与VHDL课程大作业.docx

2014数字系统设计与VHDL课程大作业.docx2014数字系统设计与VHDL课程大作业.docx2014数字系统设计与VHDL课程大作业.docx2014数字系统设计与VHDL课程大作业.docx2014数字系统设计与VHDL课程大作业.docx2014数字系统...
star 5星 · 资源好评率100%
rar

VHDL课程设计报告及程序

VHDL课程设计报告及程序
zip

VHDL转Verilog软件

VHDL转Verilog软件
star 5星 · 资源好评率100%